出相同频率，从而使科氏流量计稳定工作。
[0021 ] 所述的应用FPGA的科氏超滤流量计电路，优选的，所述超滤流量探测电路包括:
[0022]驱动电路输出端连接第9电阻第一端，所述第9电阻第二端连接第49电容第一端，所述第49电容第二端连接第9电阻第一端，所述第49电容第一端还分别连接第14电阻第一端和第IA运算放大器负极输入端，所述第14电阻第二端连接驱动芯片第一端，所述第IA运算放大器正极输入端分别连接第129电容第一端和第51电阻第一端，所述第129电容第二端和第51电阻第二端连接并接地，所述第51电阻第一端还连接第50电阻第一端，所述第50电阻第二端连接驱动芯片第二端，所述第IA运算放大器第四端连接第18电阻第一端，所述第18电阻第二端连接12V电源电路负极，所述第18电阻第一端还分别连接第55电容第一端和第56电容第一端，所述第55电容第二端和第56电容第二端连接并接地，所述第49电容第二端还分别连接第IA运算放大器输出端和第17电阻第一端，所述第17电阻第二端分别连接第IB运算放大器负极输出端和第11电阻第一端，所述第11电阻第一端还连接第47电容第一端，所述第IB运算放大器正极输入端接地，所述第47电容第二端分别连接第29电阻第一端和第11电阻第二端，所述第11电阻第二端还连接第IB运算放大器输出端，所述第IB运算放大器第八端分别连接第16电阻第一端，所述第16电阻第二端连接12V电源电路正极，所述第16电阻第一端还分别连接第54电容第一端和第55电容第一端，所述第54电容第二端和第55电容第二端连接并接地，所述第54电容第二端还连接第8 二极管正极，所述第8 二极管负极分别连接第29电阻第二端和第12电阻第一端，所述第12电阻第二端连接第14比较器输入负极端，所述第15电阻第一端连接第14比较器输入正极端，所述第15电阻第二端连接参考电压电路，所述第15电阻第一端还连接第I电容第一端，所述第I电容第二端连接第46电容第一端，所述第46电容第二端分别连接第18电感第一端和第14比较器电源正极端，所述第I电容第二端还连接第48电容第一端，所述第48电容第一端接地，所述第48电容第二端连接第18电感第一端，所述第18电感第二端连接5V电源电路正极，所述第14比较器电源负极端分别连接第50电容第一端和第52电容第一端，所述第50电容第二端和第52电容第二端连接并接地，所述第52电容第一端连接第19电感第一端，所述第19电感第二端连接5V电源电路负极，所述第14比较器N极端连接第13电阻第一端，所述第13电阻第二端连接FPGA模块N极端，所述第14比较器P极端连接第19电阻第一端，所述第19电阻第二端连接FPGA模块P极端。
[0023]上述技术方案的有益效果为:所述超滤流量探测电路连接外部探测芯片，所述超滤流量探测电路布局设计合理，运行稳定，保证数据采集准确。
[0024]所述的应用FPGA的科氏超滤流量计电路，优选的，包括参考电压电路:
[0025]12V电源电路正极连接第17电感第一端，所述第17电感第二端连接第43电容第一端，所述第43电容第一端还分别连接第125电容第一端和第42电容第一端，所述第42电容第二端、第43电容第二端和第125电容第二端连接并接地，所述第43电容第一端还连接第12参考电压芯片输入端，所述第12参考电压芯片接地端连接第43电路第二端，所述第12参考电压芯片输出端连接第7电阻第一端，所述第7电阻第二端连接第8电阻第一端，所述第8电阻第一端还连接第45电容第一端和第13A运算放大器正极输入端，所述第8电阻第二端和第45电容第二端连接并接地，所述第13A运算放大器第四端分别连接第44电容第一端和第5电感第一端，所述第44电容第二端接地，所述第5电感第二端连接5V电源电路负极，所述第13A运算放大器第八端分别连接第41电容第一端和第4电感第一端，所述第41电容第二端接地，所述第4电感第二端连接5V电源电路正极，所述第13A运算放大器输出端分别连接第13A运算放大器负极输入端和参考电压输出端，所述第13A运算放大器输出端还连接第6电阻第一端，所述第6电阻第二端分别连接第13B运算放大器负极输入端和第5电阻第一端，所述第5电阻第二端分别连接第13B运算放大器输出端和参考电压输出端，所述第13B运算放大器正极输入端接地。
[0026]上述技术方案的有益效果为:通过设置参考电压电路，保证超滤流量探测电路的运行稳定。
[0027]所述的应用FPGA的科氏超滤流量计电路，优选的，包括信号传输电路:
[0028]FPGA模块第3数据传输端连接第58电阻第一端，所述第58电阻第二端连接第74电阻第一端，所述第74电阻第二端接地，FPGA模块第4数据传输端连接第72电阻第一端，所述第72电阻第二端连接总线信号传输芯片第一端，所述FPGA模块输入输出端连接第76电阻第一端，所述第76电阻第二端连接总线信号传输芯片第四端，所述总线信号传输芯片第六端分别连接第3电阻第一端和第73电阻第一端，所述第3电阻第二端分别连接总线信号传输芯片第八端和第18电容第一端，所述第18电容第一端还分别连接第10电容第一端和第24电感第一端，所述第10电容第二端和第18电容第二端连接并接地，所述第24电感第二端连接电源电路，所述总线信号传输芯片第七端分别连接第73电阻第二端和第75电阻第一端，所述第75电阻第二端接地，所述第75电阻第一端还分别连接第25电感第一端和RS485芯片，所述第25电感第二端连接FPGA模块总线B传输端，所述第73电阻第一端还连接第15电感第一端，所述第15电感第二端连接FPGA模块总线A传输端。
[0029]上述技术方案的有益效果为:通过FPGA模块连接MAX485CSA芯片，从而保证数据传输的稳定性。
[0030]所述的应用FPGA的科氏超滤流量计电路，优选的，所述FPGA模块为EP3C16E144C7。
[0031]综上所述，由于采用了上述技术方案，本实用新型的有益效果是:
[0032]本实用新型通过精密的电路设计实现了超滤流量计的计量准确度。所述超滤流量探测电路连接外部探测芯片，所述超滤流量探测电路布局设计合理，运行稳定，保证数据采集准确。
[0033]本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
【附图说明】
[0034]本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0035]图1是本实用新型应用FPGA的科氏超滤流量计电路不意图；
[0036]图2是本实用新型应用FPGA的科氏超滤流量计电路FPGA电源供电电路图；
[0037]图3是本实用新型应用FPGA的科氏超滤流量计电路FPGA电源供电电路图；
[0038]图4是本实用新型应用FPGA的科氏超滤流量计电路探测电路的电源供电电路图；
[0039]图5是本实用新型应用FPGA的科氏超滤流量计电路的驱动电路图；
[0040]图6是本实用新型应用FPGA的科氏超滤流量计电路参考电压电路图；
[0041]图7是本实用新型应用FPGA的科氏超滤流量计电路流量探测电路图；
[0042]图8是本实用新型应用FPGA的科氏超滤流量计电路总线电路图。
【具体实施方式】
[0043]下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
[0044]在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0045]在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0046]如图1所示，本实用新型提供了一种应用FPGA的科氏超滤流量计电路，其关键在于，包括:电源电路、FPGA模块、超滤流量探测电路、驱动电路；
[0047]电源电路FPGA电源输出端连接FPGA模块电源输入端，所述电源电路探测电路电源输出端连接超滤流量探测电路电源输入端，所述电源电路驱动电源输出端连接驱动电路电源输入端，所述驱动电路驱动输出端连接超滤流量探测电路驱动输入端，所述超滤流量探测电路流量探测端连接透析机的科氏超滤流量计。
[0048]如图2、3所示，所述的应用FPGA的科氏超滤流量计电路，优选的，所