容第一端连接第10稳压器输出端，所述第24电容第一端还连接第25电容第一端，所述第25电容第二端接地，所述第10稳压器输入端分别连接第23电容第一端和电源端负极，所述第23电容第二端接地，所述第4稳压器输出端连接第9电容第一端，所述第9电容第二端连接第17电容第一端，所述第17电容第二端连接第7稳压器输出端，所述第9电容第一端还分别连接超滤流量探测电路5V正极输入端和第6电容第一端，所述第6电容第二端连接第9电容第二端，所述第17电容第二端还分别连接超滤流量探测电路5V负极输入端和第13电容第一端，所述第13电容第二端接地。6.根据权利要求1所述的应用FPGA的科氏超滤流量计电路，其特征在于，所述驱动电路包括: 第30电阻第一端连接超滤流量探测电路电流驱动输入端，所述第30电阻第二端连接第5 二极管正极，所述第5 二极管负极分别连接第130电容第一端和第31电阻第一端，所述第130电容第二端接地，所述第31电阻第二端分别连接第68电容第一端和第32电阻第一端，所述第68电容第二端接地，所述第32电阻接地，所述第32电阻第一端还连接第17B运算放大器正极输入端，所述第17B运算放大器负极输入端连接第34电阻第一端，所述第34电阻第二端接地，所述第17B运算放大器输出端分别连接第I电阻第一端和第2场效应管栅极，所述第34电阻第一端还连接第2场效应管漏极，所述第2场效应管源极连接光耦第二端，所述光耦第一端分别连接第69电容第一端和第16电感第一端，所述第69电容第二端接地，所述第16电感第二端分别连接第75电容第一端和第74电容第一端，所述第75电容第二端分别连接第77电容第一端和接地，所述第74电容第二端分别连接第76电容第一端和第77电容第一端，所述第76电容第二端连接第77电容第二端，所述光耦第四端连接第33电阻第一端，所述第33电阻第二端分别连接第35电阻第一端和第71电容第一端，所述第35电阻第二端分别连接光耦第六端和第71电容第二端，所述第71电容第一端还连接第Al电阻第一端，所述第Al电阻第二端分别连接第Al 二极管负极和第A2 二极管正极，所述第Al 二极管正极和第A2 二极管负极连接并连接第71电容第二端，所述第Al电阻第一端还分别连接第37电阻第一端和第17A运算放大器负极输入端，所述第17A运算放大器正极输入端接地，所述第37电阻第二端连接第I可变电阻调节端，所述第I可变电阻第一端连接驱动电路驱动端，所述第I可变电阻第二端接地，所述第17A运算放大器输出端分别连接第36电阻第一端和第78电容第一端，所述第36电阻第二端和第78电容第二端连接，所述第36电阻第二端还连接第3晶体管基极，所述第3晶体管集电极连接电源电路输出端，所述第3晶体管发射机分别连接第4晶体管发射机和驱动电路第四端，所述第4晶体管集电极连接电源电路输出端，所述第4晶体管基极连接第78电容第二端。7.根据权利要求1所述的应用FPGA的科氏超滤流量计电路，其特征在于，所述超滤流量探测电路包括: 驱动电路输出端连接第9电阻第一端，所述第9电阻第二端连接第49电容第一端，所述第49电容第二端连接第9电阻第一端，所述第49电容第一端还分别连接第14电阻第一端和第IA运算放大器负极输入端，所述第14电阻第二端连接驱动芯片第一端，所述第IA运算放大器正极输入端分别连接第129电容第一端和第51电阻第一端，所述第129电容第二端和第51电阻第二端连接并接地，所述第51电阻第一端还连接第50电阻第一端，所述第50电阻第二端连接驱动芯片第二端，所述第IA运算放大器第四端连接第18电阻第一端，所述第18电阻第二端连接12V电源电路负极，所述第18电阻第一端还分别连接第55电容第一端和第56电容第一端，所述第55电容第二端和第56电容第二端连接并接地，所述第49电容第二端还分别连接第IA运算放大器输出端和第17电阻第一端，所述第17电阻第二端分别连接第IB运算放大器负极输出端和第11电阻第一端，所述第11电阻第一端还连接第47电容第一端，所述第IB运算放大器正极输入端接地，所述第47电容第二端分别连接第29电阻第一端和第11电阻第二端，所述第11电阻第二端还连接第IB运算放大器输出端，所述第IB运算放大器第八端分别连接第16电阻第一端，所述第16电阻第二端连接12V电源电路正极，所述第16电阻第一端还分别连接第54电容第一端和第55电容第一端，所述第54电容第二端和第55电容第二端连接并接地，所述第54电容第二端还连接第8 二极管正极，所述第8 二极管负极分别连接第29电阻第二端和第12电阻第一端，所述第12电阻第二端连接第14比较器输入负极端，第15电阻第一端连接第14比较器输入正极端，所述第15电阻第二端连接参考电压电路，所述第15电阻第一端还连接第I电容第一端，所述第I电容第二端连接第46电容第一端，所述第46电容第二端分别连接第18电感第一端和第14比较器电源正极端，所述第I电容第二端还连接第48电容第一端，所述第48电容第一端接地，所述第48电容第二端连接第18电感第一端，所述第18电感第二端连接5V电源电路正极，所述第14比较器电源负极端分别连接第50电容第一端和第52电容第一端，所述第50电容第二端和第52电容第二端连接并接地，所述第52电容第一端连接第19电感第一端，所述第19电感第二端连接5V电源电路负极，所述第14比较器N极端连接第13电阻第一端，所述第13电阻第二端连接FPGA模块N极端，所述第14比较器P极端连接第19电阻第一端，所述第19电阻第二端连接FPGA模块P极端。8.根据权利要求7所述的应用FPGA的科氏超滤流量计电路，其特征在于，包括参考电压电路: 12V电源电路正极连接第17电感第一端，所述第17电感第二端连接第43电容第一端，所述第43电容第一端还分别连接第125电容第一端和第42电容第一端，所述第42电容第二端、第43电容第二端和第125电容第二端连接并接地，所述第43电容第一端还连接第12参考电压芯片输入端，所述第12参考电压芯片接地端连接第43电路第二端，所述第12参考电压芯片输出端连接第7电阻第一端，所述第7电阻第二端连接第8电阻第一端，所述第8电阻第一端还连接第45电容第一端和第13A运算放大器正极输入端，所述第8电阻第二端和第45电容第二端连接并接地，所述第13A运算放大器第四端分别连接第44电容第一端和第5电感第一端，所述第44电容第二端接地，所述第5电感第二端连接5V电源电路负极，所述第13A运算放大器第八端分别连接第41电容第一端和第4电感第一端，所述第41电容第二端接地，所述第4电感第二端连接5V电源电路正极，所述第13A运算放大器输出端分别连接第13A运算放大器负极输入端和参考电压输出端，所述第13A运算放大器输出端还连接第6电阻第一端，所述第6电阻第二端分别连接第13B运算放大器负极输入端和第5电阻第一端，所述第5电阻第二端分别连接第13B运算放大器输出端和参考电压输出端，所述第13B运算放大器正极输入端接地。9.根据权利要求1所述的应用FPGA的科氏超滤流量计电路，其特征在于，包括信号传输电路: FPGA模块第3数据传输端连接第58电阻第一端，所述第58电阻第二端连接第74电阻第一端，所述第74电阻第二端接地，FPGA模块第4数据传输端连接第72电阻第一端，所述第72电阻第二端连接总线信号传输芯片第一端，所述FPGA模块输入输出端连接第76电阻第一端，所述第76电阻第二端连接总线信号传输芯片第四端，所述总线信号传输芯片第六端分别连接第3电阻第一端和第73电阻第一端，所述第3电阻第二端分别连接总线信号传输芯片第八端和第18电容第一端，所述第18电容第一端还分别连接第10电容第一端和第24电感第一端，所述第10电容第二端和第18电容第二端连接并接地，所述第24电感第二端连接电源电路，所述总线信号传输芯片第七端分别连接第73电阻第二端和第75电阻第一端，所述第75电阻第二端接地，所述第75电阻第一端还分别连接第25电感第一端和RS485芯片，所述第25电感第二端连接FPGA模块总线B传输端，所述第73电阻第一端还连接第15电感第一端，所述第15电感第二端连接FPGA模块总线A传输端。10.根据权利要求1所述的应用FPGA的科氏超滤流量计电路，其特征在于，所述FPGA模块为 EP3C16E144C7。
【专利摘要】本实用新型提出了一种应用FPGA的科氏超滤流量计电路，包括：电源电路、FPGA模块、超滤流量探测电路、驱动电路；电源电路FPGA电源输出端连接FPGA模块电源输入端，所述电源电路探测电路电源输出端连接超滤流量探测电路电源输入端，所述电源电路驱动电源输出端连接驱动电路电源输入端，所述驱动电路驱动输出端连接超滤流量探测电路驱动输入端，所述超滤流量探测电路流量探测端连接透析机的科氏超滤流量计。本实用新型通过精密的电路设计实现了超滤流量计的计量准确度，保证医疗器械的稳定工作。
【IPC分类】A61M1/14, G01F1/84
【公开号】CN204881724
【申请号】CN201520474688
【发明人】雷鸣, 马新
【申请人】重庆市澳凯龙医疗器械研究有限公司
【公开日】2015年12月16日
【申请日】2015年7月3日