一种基于同相点的双相检相位比对系统的制作方法
【专利摘要】本实用新型公开了一种基于同相点的双相检相位比对系统，所述基于同相点的双相检相位比对系统包括：信号放大整形器、现场可编程门阵列、单片机、PC显示器；所述信号放大整形器的输出端连接现场可编程门阵列，现场可编程门阵列的输出端连接单片机，单片机通过视频线连接PC显示器；所述现场可编程门阵列进一步包括：相位重合检测电路、反相器、鉴相器、计数器；所述相位重合检测电路的输出端连接反相器和鉴相器的输入端，鉴相器的输出端连接计数器的输入端。本实用新型具有体积小、便于调试的特点；取各曲线的线性区使得所得到组合后的整个鉴相曲线具有高的线性度；减小了设备的体积而且提高了设备工作的可靠性。
【专利说明】
一种基于同相点的双相检相位比对系统
技术领域
[0001] 本实用新型属于时频测量技术领域，尤其涉及一种基于同相点的双相检相位比对 系统。
【背景技术】
[0002] 随着社会发展和科技进步的要求，对信息传输和处理的要求越来越高，也就需要 精度更高的时间频率基准和更精密的测量技术，因此高精度的时间频率测量也越来越受到 重视，同时长度、电压等参数也可以转化为与频率测量有关的技术来确定，测试水平均能得 到显著提高。高精度的时频测量对测控技术在工业国防、科技进步方面都起到很大的举足 轻重的作用。在该领域所取得的技术及成果将产生巨大的经济效益和社会效益。要实现高 精度时间和频率的测量必须有一个高性能的频率源，频率标准的特性是频率测量技术的一 个重要参数。例如在测量中填充标频脉冲的精度直接决定着被测频率的准确度。因此获得 高精度的标频信号是十分重要的。特别是近年来通信、邮电、国防等方面对标准频率信号源 的精度和稳定度要求越来越高，也就对频标比对技术提出了更高的要求。 【实用新型内容】
[0003] 本实用新型的目的在于提供一种基于同相点的双相检相位比对系统，旨在目前相 位比对方法中往往存在的死区和非线性现象的问题。
[0004] 本实用新型是这样实现的，一种基于同相点的双相检相位比对系统，所述基于同 相点的双相检相位比对系统包括:信号放大整形器、现场可编程门阵列、单片机、PC显示器；
[0005] 所述信号放大整形器的输出端连接现场可编程门阵列，现场可编程门阵列的输出 端连接单片机，单片机通过RS-232连接PC显示器。
[0006] 进一步，所述现场可编程门阵列进一步包括:相位重合检测电路、反相器、鉴相器、 计数器；
[0007] 所述相位重合检测电路的输出端连接反相器和鉴相器的输入端，鉴相器的输出端 连接计数器的输入端。
[0008] 进一步，所述相位重合检测电路的输入端连接信号放大整形器。
[0009] 进一步，所述计数器的输出端连接单片机。
[0010] 本实用新型提供的基于同相点的双相检相位比对系统，采用两路鉴相的方法，对 得到的两条鉴相曲线进行组合得到满周期内高线性的鉴相曲线。由于本实用新型基于同相 点的双相检相位比对系统采用了可编程器件FPGA芯片使得该新型基于同相点的双相检相 位比对系统具有体积小、便于调试的特点；同时采用脉冲填充计数和将两条鉴相曲线进行 组合的方法，取各曲线的线性区使得所得到组合后的整个鉴相曲线具有高的线性度；需要 元器件较少，它将要实现大部分功能的分立元件集中到FPGA中，不仅减小了设备的体积而 且提高了设备工作的可靠性;控制电路将填充鉴相脉冲得到的计数值送入PC机中，曲线拟 合的过程通过LabVIEW平台来实现，采用对计数值进行曲线拟合的方法有效节省了设备成 本，且应用灵活，效果比较好。传统比相方法中将相位差信号转换为电压信号进而得到鉴相 曲线计算出频差，而本实用新型提出的新方法首先利用相位重合点理论采用中介源振荡器 分别和两路信号进行相位重合点检测后再对相位重合点进行鉴相，使两比对频率信号之间 原本非常窄的相位差信号转换为相位重合点之间脉宽较大的相位差信号，该相位差信号和 两比对信号之间的直接相位差脉冲成比例关系，因此对这个相位差脉冲进行填充得到的计 数值大小就反映了两比对信号的相位差的大小关系，但实现起来要方便的多。其次采用双 路鉴相计数的方法得到单方向变化趋势完全相反的两路鉴相曲线，且两路鉴相曲线之间有 180°的相位差，可以将各自的90°~270°取出进行组合便可以得到满周期的无"死区"高线 性鉴相。本实用新型通过相位比对实现高精度的测量，得到被测信号的频率及相位信息，可 用于后一级的频率改正等。因此它可以广泛应用于导航定位、通信、工业生产、现代通讯、仪 器仪表、导航、空间技术和电子技术、交通、科学研究以及测试计量中。
【附图说明】
[0011] 图1是本实用新型实施例提供的基于同相点的双相检相位比对系统结构示意图；
[0012] 图中：1、信号放大整形器;2、现场可编程门阵列；3、单片机;4、PC显示器。
[0013] 图2是本实用新型实施例提供的鉴相曲线形成示意图。
[0014] 图3是本实用新型实施例提供的信号放大整形模块电路连接示意图。
[0015] 图4是本实用新型实施例提供的信号相位重合点检测电路图。
[0016] 图5是本实用新型实施例提供的门时产生部分逻辑电路图。
[0017] 图6是本实用新型实施例提供的鉴相部分电路图。
[0018] 图7是本实用新型实施例提供的脉冲填充计数及串行输出原理图。
【具体实施方式】
[0019] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本 实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用 新型，并不用于限定本实用新型。
[0020] 本实用新型通过得到的鉴相曲线进而求得两比对信号之间的相对频率差及被比 对信号的相对稳定度等指标，基于同相点的双相检相位比对系统解决了采用传统比相方法 得到的鉴相曲线中存在的"死区"和"非线性"现象。本实用新型是在对两个周期性信号之间 的相位差变化存着周期性的规律的认识上，借鉴已有的频标比对方法，在相位重合点理论 的基础上，提出一种基于相位重合点检测技术的双相检频标比对新方法。
[0021] 下面结合附图对本实用新型的应用原理作详细的描述。
[0022] 本实用新型实施例的基于同相点的双相检相位比对方法包括以下标准：
[0023] S101:采用中介源频率分别和标频、被测信号进行相位比对，得到两个相位差信 号；
[0024] S102:然后采用中介源频率脉冲分别填充前面得到的两个相位差门时信号并分别 计数；
[0025] S103:将两组计数值同时送入PC机中，使用曲线拟合技术根据两组计数值得到两 条鉴相曲线(两者单方向变化的方向相反，且相位相差半周期），去除各自曲线中容易出现 死区和非线性现象的区间，取各自曲线的90°~270°进行组合。
[0026] 如图1所示，本实用新型实施例的基于同相点的双相检相位比对系统主要包括:信 号放大整形器1、现场可编程门阵列2、单片机3、PC显示器4。
[0027] 信号放大整形器1的输出端连接现场可编程门阵列2,现场可编程门阵列2的输出 端连接单片机3，单片机3通过RS-232连接PC显示器4。
[0028] 现场可编程门阵2列进一步包括:相位重合检测电路、反相器、鉴相器、计数器；
[0029] 相位重合检测电路的输入端连接信号放大整形器1，相位重合检测电路的输出端 连接反相器和鉴相器的输入端，鉴相器的输出端连接计数器的输入端，计数器的输出端连 接单片机。
[0030] 连接关系：
[0031] 将三路输入信号经过MClOl 16整形模块（图3)，整形为方波;方波信号输送到FPGA 内部，经过相位重合检测电路（图4)，检测出f0与fc、fx与fc的重合包络，再与参考闸门信号 相同步，得到Gatel和Gtae2(图5)，用来控制两个鉴相器的开启与关闭（图6);然后在鉴相器 的输出有效时间内，用fc作脉冲填充计数，得到两路计数值（图7)，并将计数值发送给单片 机进行计算与显示;重复此过程。
[0032]本实用新型鉴相器的技术方案是这样实现的:三路信号fo、fx和中介源频率fc经放 大整形后进入相位重合点检测电路;其中中介源的选择与单一相检测频系统中f。的选择一 样(频率值应当适当高一些;其频率值或其分数值、倍数值应较之最常用的频标信号有一定 的差值，以利于与标频间相位差关系的处理及高精度测量;它的短期稳定度要比较好）；经 过相位重合点检测电路后分别产生两路相位重合点信号TXhTX 2,进入门时产生电路;在参 考闸门的作用下，两路相位重合点信号产生了实际闸门信号&和62(其中G 2是以GA参考闸 门产生的其中的一路进行反相得到/G1。值得注意的是鉴相器1的输入端1和2对应于 信号Gi和G2,而鉴相器2的输入端1和2分别对应信号/Gi和G2;可以看出鉴相器2的一路输入 经过了 180°的倒相；鉴相器2的一路输入信号进行反相是为了两路鉴相曲线之间有半周期 的延时，目的是为了合成0°~360°的无"死区"鉴相曲线，曲线如图2所示。
[0033]将三路输入信号经过MClOl 16整形模块（图3)，整形为方波;方波信号输送到FPGA 内部，经过相位重合检测电路（图4)，检测出f0与fc、fx与fc的重合包络，再与参考闸门信号 相同步，得到Gatel和Gtae2(图5)，用来控制两个鉴相器的开启与关闭（图6);然后在鉴相器 的输出有效时间内，用fc作脉冲填充计数，得到两路计数值（图7)，并将计数值发送给单片 机进行计算与显示;重复此过程。
[0034]下面结合实验对本实用新型的应用效果作进一步的说明。
[0035]设计的实验中，三路信号f0，fx，fc的选用，fx选用标称频率值为5MHz的铷原子频 标，另外一台5MHz的铷原子频标用来锁定一个频率合成器，作为fo标频输入。公共振荡器频 率fc选用频率合成器件产生，其输出频率值为20.0001MHz。在实际中采用的合成公共振荡 频率信号的频率值具有尾数，理论上粗略计算可推知使用32位的计数器一般能够满足需 要。当填充脉冲频率过高时可以根据实际需要在FPGA中使用位宽较宽的计数器。用标频 20.0001MHz去填充鉴相信号从而测量实际闸门的时间。鉴相曲线的一个整周期等于比对信 号的周期，其值是固定的在本实验中鉴相周期200ns。为了计算的方便，采取对N个整周期鉴 相的方式进行运算。其中τ为N个整周期鉴相需要的时间，其值根据在这N个整周期内的第一 个计数值对应的时刻于最后一个计数值对应时刻之间的时间间隔。部分测量结果如下表所 示：
[0037]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本 实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型 的保护范围之内。
【主权项】
1. 一种基于同相点的双相检相位比对系统，其特征在于，所述基于同相点的双相检相 位比对系统包括:信号放大整形器、现场可编程门阵列、单片机、PC显示器； 所述信号放大整形器的输出端连接现场可编程门阵列，现场可编程门阵列的输出端连 接单片机，单片机通过RS-232连接PC显示器； 所述现场可编程门阵列进一步包括:相位重合检测电路、反相器、鉴相器、计数器； 所述相位重合检测电路的输出端连接反相器和鉴相器的输入端，鉴相器的输出端连接 计数器的输入端； 所述相位重合检测电路的输入端连接信号放大整形器。2. 如权利要求1所述的基于同相点的双相检相位比对系统，其特征在于，所述计数器的 输出端连接单片机。
【文档编号】G01R25/08GK205539193SQ201521065561
【公开日】2016年8月31日
【申请日】2015年12月18日
【发明人】宣宗强, 胡裕瑞, 宣勇, 金瑜珍, 翟飞
【申请人】西安电子科技大学