测试电路的制作方法

本实用新型涉及长时间常数(LTC)电路级的测试电路。

背景技术：

存在有其中在电子器件中要求等待预设时间的若干应用，该预设时间可能甚至具有长的持续时间(数分钟或数小时)。可能进一步要求该等待时间在电子器件处于关断、去激活或阻断状态时也被测量。

例如，在用于安全微控制器(所谓的安全MCU)的应用(例如用于信息的认证、通信或安全存储的操作)中，如果检测到目的是窃取敏感信息的攻击，则在其中使用了安全微控制器的电子器件被设置处于禁用状态。

典型地，在重复攻击的情况下，电子器件被设置处于限制性的禁用状态以用于保护敏感信息。然而，该防御行为势必造成随后的用户操作电子器件的不可能性。

因此优选将电子器件设置处于阻断状态足够长的时间(数分钟或数小时)以用于防止攻击成功(如果攻击之后必需要等待很长一段时间来解锁相同电子器件则难以侵犯该器件)，同时保存用户继续操作该器件的可能性。

为此目的，使用长时间常数电路级(以下称作“LTC级”)，其基本上由电荷保持电子电路构成，该电荷保持电子电路限定了用于对先前存储的带电电荷放电的极长RC时间常数(该时间常数确定了在恢复电子器件的功能性之前的等待时间间隔)。限定RC时间常数的电阻可以具有例如PΩ(10¹⁵Ω)的量级的值，以用于限定数分钟或甚至数小时的量级的放电时间。

LTC级可以通过施加适当的偏置信号被进一步设置(编程)或复位(擦除)。

例如在US 2015/0043269 A1中描述了一种LTC级。该LTC级被图示在图1中，其中LTC级用1表示并且基本上是用于时间测量的电荷保持电子电路，其包括电容性电荷存储元件，在该电容性电荷存储元件中放电通过穿过相同电容性元件的电介质空间的缓慢泄漏过程而发生。

特别地，LTC级1包括：存储电容器2，连接在第一偏置端子3a 与浮置节点4之间，第一偏置端子3a在使用时被设置处于第一偏置电压V₁；转移电容器5，连接在第二偏置端子3b与浮置节点4之间，第二偏置端子3b在使用时被设置处于第二偏置电压V₂；和放电元件 6，连接在相同浮置节点4与在使用时被设置处于参考电压的参考端子7或接地(gnd)之间。

特别地，放电元件6由多个基本放电单元8形成，该多个基本放电单元在上述浮置节点4与上述参考端子7之间串联连接在一起，并且在它们之间限定多个中间节点Ni(其中，i是对应于基本放电单元 8的数量减去一的整数)。

如上述US 2015/0043269 A1中详细描述的，各基本放电单元8 包括由第一电极和第二电极(由例如多晶硅制成)形成的电容性元件，布置在第一电极与第二电极之间的是薄电介质层，电荷的转移通过隧穿效应穿过该薄电介质层而发生。各个基本放电单元8之间的串联连接通过串联中的连续基本放电单元8的第一电极或第二电极之间的耦合来实施。

浮置节点4通过电介质空间被保持与施加了电压的端子隔离、分开，并且未直接连接至在其中提供了LTC级1的半导体材料的衬底的任何非隔离区域。

存储电容器2的电容C₁(例如，包括在1pF与100pF之间)比转移电容器5的电容C₂(例如，包括在0.01pF与50pF之间)高得多；此外，例如由氧化物-氮化物-氧化物(ONO)电介质制成的存储电容器2的电介质层的厚度(例如，包括在与之间)大于由隧穿氧化物制成的转移电容器5的相应厚度(例如，包括在与之间)。

基本上，存储电容器2的功能是保持带电电荷的功能，而转移电容器5的功能是使得能够以完全与针对非易失性存储器的浮置栅极端子所发生的方式类似的方式、特别是通过隧穿效应实现在存储电容器 2中的注入电荷或者从存储电容器2的提取电荷的功能。

基本放电单元8中的每一个具有例如在对应的电介质层的厚度方面的如下特性，以致于具有穿过对应的电介质空间的随时间推移的不可忽略的电荷泄漏。此外，由各个基本放电单元8联合限定的放电元件6的总电阻极高，例如是TΩ或PΩ的量级。

放电元件6的功能是将存储在存储电容器2中的电荷在足够长的时间间隔(数分钟或数小时的量级的)中以受控的方式放电。

在使用时，可以在LTC级1中设想以下操作：

针对存储电容器2中的电荷的初始化的编程操作(所谓的设置)，通过在第一和第二偏置端子3a、3b之间施加高电势差(例如正的高电势差)以用于随之发生的穿过转移电容器5对带电电荷的注入而进行；例如，高正电压+HV(例如经由电荷泵级相对于逻辑供应电压被升压)施加在第一偏置端子3a上，并且高负电压–HV施加在第二偏置端子3b上；

存储在存储电容器2中的电荷的复位或擦除的操作，通过在第一和第二偏置端子3a、3b之间施加高电势差(例如负的高电势差)以用于随之发生的穿过转移电容器5对电荷的提取而进行；例如，高负电压–HV施加在第一偏置端子3a上，并且高正电压+HV施加在第二偏置端子3b上；和

存储电容器2中存在的残余电荷的读取的操作，通过在对存储电容器2中的电荷(在先前编程操作中存储的)放电期间检测浮置节点 4上或中间节点Ni中的一个或多个中间节点上的电压而进行；该放电在第一和第二偏置端子3a、3b被设置处于接地的状态下穿过放电元件6而发生，放电时间常数RC是放电元件6的电阻与存储电容器2 和转移电容器5(它们并联连接在一起并且与放电元件6并联)的总电阻的乘积。

如图2中更详细地示出的，LTC级1的读取电路9包括作为比较器操作的运算放大器10(特别是运算跨导放大器—OTA)，该运算放大器具有：第一输入端子10a，例如负输入端子，连接至浮置节点4；第二输入端子10b，在示例中是正输入端子，其接收适当值的比较参考电压V_x；和输出10c，其供应输出电压V_out，该输出电压的值指示出存储电容器2中的残余电荷。

特别地，如果浮置节点4上的读取电压V_L与比较参考电压V_x具有给定关系(例如，低于或高于相同比较参考电压V_x)，则可以认为存储电容器2的放电步骤完成(例如，用于将由于检测到攻击尝试而先前已阻断的电子器件解锁的目的)。

比较参考电压V_x的值因此被限定处于用于设置放电间隔的期望持续时间的设计级。

同样地，如上述图1中示意性地示出的，可以提供连接至中间节点N_i中的一个或多个中间节点的进一步的比较器级(用10_i表示)，以便检测相同中间节点N_i上的电压并将其与相应参考电压进行比较。

本申请人认识到：先前描述的解决方案具有与放电间隔的持续时间的高分布宽度相关联的问题。

特别地，在集成实施例中由半导体材料(例如，硅)制成的放电元件6的电阻的值可以具有可达到额定设计值的+/–40％的分布宽度。该变化性对放电RC时间常数的值并且同样地对放电间隔的持续时间具有不良影响。

该问题被图示在图3中，其示出在对存储在存储元件2中的电荷放电期间浮置节点4上的读取电压V_L(在示例中，具有相反符号) 的曲线图；特别地，用虚线代表的是假设放电元件6的电阻具有额定设计值R_L时的理想曲线图，而用实线代表的是由于过程分布宽度、由于相同电阻的有效值R_L'而产生的实际曲线图。

如图示出的，放电间隔的理想持续时间T_S将与比较参考电压V_x的用V_x1表示的选定设计值相关联，而相同放电间隔的有效持续时间 T_S'明显不同，在示例中较短。

同样地，为了获得放电间隔的理想持续时间T_S，将要求使用具有在示例中低于设计值V_x1的值V_x2的比较参考电压V_x。

基本上，LTC级1的实际性能不同于期望的设计性能，具有随之发生的在使用了LTC级1的电子器件的操作中的可靠性的问题(例如，引起安全性能上的降低)。

例如，在宽范围的应用中不总是可以接受大于所声明值的+/–20％的在放电间隔的持续时间中的分布宽度。

该问题的可能的解决方案可以在于放电间隔的有效持续时间的继集成制造过程(与所谓的电晶片分选—EWS一致)后的测试步骤处的测量，以便根据检测到的持续时间实施对比较参考电压V_x的校准，以便补偿放电元件6的电阻的值的变化。

再一次参照图3，事实上，通过将比较参考电压V_x调节处于补偿值V_x2，可以获得大致等效于期望设计的放电间隔的有效持续时间T_S'。

然而，如先前提到的，该放电间隔可以具有数分钟或甚至数小时的持续时间，使得其测量可能与制造过程结束时的测试操作所要求的时间不兼容，该测试操作所要求的时间典型地对于所生产的各电子器件一定不能比几分钟长(较长的持续时间事实上会势必造成不可接受的在制造过程的吞吐量上的降低)。

技术实现要素：

本实用新型的目的是解决，至少部分解决，上述问题，并且特别是提供一种用于LTC级的改进的测试电路，其将给予改进的性能并且特别是将使得能够实现与集成器件的电测试兼容的较短持续时间。

根据本实用新型，结果提供了如随附权利要求中限定的测试电路和对应的测试方法。

根据本公开的一个方面，提供了一种测试电路，包括用于测量时间间隔的电荷保持电路级，所述电荷保持电路级设置有：

存储电容器，连接在第一偏置端子与浮置节点之间；以及

放电元件，连接在所述浮置节点与参考端子之间，并且设计成实施通过穿过对应的电介质的泄漏对存储在所述存储电容器中的电荷放电，

其中所述测试电路包括：

偏置级，配置成将所述浮置节点偏置处于读取电压；

检测级，配置成检测所述读取电压的所述偏置值；以及

积分器级，包括耦合至所述浮置节点的测试电容器，被配置成实施对所述放电元件中的放电电流与保持恒定处于所述偏置值的所述读取电压的积分运算，以及确定根据所述积分运算变化的所述放电元件的有效电阻值。

在一个实施例中，所述积分器级包括运算放大器，所述运算放大器具有：第一输入端子，连接至所述浮置节点并且设计成接收所述读取电压；第二输入端子，设计成接收比较参考电压，所述比较参考电压的值在所述积分运算期间被保持恒定处于所述偏置值；以及输出端子，设计成在其上供应输出电压；其中所述测试电容器在所述积分运算期间被选择性地连接在所述第一输入端子与所述输出端子之间。

在一个实施例中，所述输出电压在所述积分运算期间在测量时间间隔中具有电压变化，并且所述有效电阻值根据如下表达式是所述电压变化、所述测量时间间隔、所述比较参考电压的所述恒定值和所述测试电容器的电容值的函数：

在一个实施例中，所述检测级包括：控制单元；和参考变化级，耦合至所述控制单元并由所述控制单元控制，以用于使供应至作为比较器操作的所述运算放大器的所述第二输入的所述比较参考电压的所述值迭代地变化；其中，在切换所述运算放大器的所述输出电压时，所述比较参考电压的所述值对应于所述偏置值。

在一个实施例中，所述检测级进一步包括：非易失性存储器，耦合至所述控制单元并且设计成存储对应于所述偏置值的所述比较参考电压的所述值。

在一个实施例中，所述参考变化级包括：数模转换器DAC，设计成根据阶梯斜坡模式以相继递增步长生成所述比较参考电压的递增值。

在一个实施例中，所述测试电路进一步包括：

耦合开关元件，其连接在所述第一偏置端子与内部节点之间，并且由测试控制信号驱动；以及

反馈开关元件，其连接在所述内部节点与所述运算放大器的所述输出端子之间，并且由所述测试控制信号的取反版本驱动，

其中所述测试电容器连接在所述浮置节点与所述内部节点之间。

在一个实施例中，所述测试电容器的电容值是所述存储电容器的相应电容值的分数；并且其中，所述反馈开关元件在所述积分运算期间被驱动成闭合状态以选择性地限定所述反馈路径，并且在所述积分运算之外被驱动成断开状态以便中断所述反馈路径，所述耦合开关元件在该情况中被设计成将所述测试电容器和所述存储电容器选择性地并联耦合，以便联合地限定耦合至所述放电元件的放电电容。

在一个实施例中，所述测试电路进一步包括：参考变化级，配置成根据所述放电元件的所述有效电阻值的变化设置在所述运算放大器的所述第二输入上供应的所述比较参考电压的所述值。

在一个实施例中，所述偏置级包括：移位级，配置成在所述检测级检测其所述偏置值之前执行所述浮置节点的所述读取电压的所述值的从负值到正值的移位。

在一个实施例中，所述移位级包括：

发生器级，配置成生成移位电压；以及

切换级，配置成接收所述移位电压并且在将所述浮置节点偏置处于所述读取电压之后将所述第一偏置端子和第二偏置端子的电压从参考电压切换至所述移位电压。

在一个实施例中，所述测试电路进一步包括：

第一放电电阻器，连接在所述第一偏置端子与设置处于接地电压的接地节点之间；以及

第二放电电阻器，连接在所述第二偏置端子与所述接地节点之间，

其中所述第一放电电阻器和所述第二放电电阻器的电阻值比所述放电元件的相应电阻值低至少一个数量级。

在一个实施例中，所述偏置级包括：

切换级，配置成接收正偏置电压和负偏置电压，并且将所述第一偏置端子和所述第二偏置端子的相应偏置电压切换成所述正偏置电压或所述负偏置电压的值，以便将电荷注入到所述存储电容器中或从所述存储电容器提取电荷。

在一个实施例中，所述电荷保持电路级进一步包括连接在第二偏置端子与所述浮置节点之间的转移电容器；其中所述转移电容器设计成通过隧穿效应将电荷注入到所述存储电容器中或从所述存储电容器提取电荷。

根据本公开的另一方面，提供了一种电子器件，包括监控单元、可操作地耦合至所述监控单元的非易失性类型的存储器以及可操作地耦合至所述监控单元的如上所述的任意一种测试电路。

根据本公开的又一方面，提供了一种电测试系统，包括根据前述权利要求中的任一项所述的测试电路以及可操作地耦合至所述测试电路的电测试设备，所述电测试设备用于实施设计成确定所述电荷保持电路级的所述放电元件的所述电阻的所述有效值并相应地调整所述比较参考电压的所述值的测试过程，以获得与所述放电元件相关联的放电间隔的持续时间的期望值。

所描述的解决方案使得能够实现LTC级的性能和操作可靠性上的增加。

附图说明

为了更好的理解本实用新型，现在纯粹通过非限制性示例的方式并参照附图来描述其优选实施例，其中

-图1示出已知类型的LTC级的电路图；

-图2示出也是已知类型的与图1的LTC级相关联的读取级；

-图3示出对应于与图2的读取级相关联的电量的曲线图；

-图4示出根据本解决方案的一个实施例的LTC级的测试电路；

-图5是根据本解决方案的一方面的对应于用于测试LTC级的过程的总体流程图；

-图6A至图6C示出在不同测试操作条件下的图4的测试电路；

-图7示出与图4的测试电路相关联的电量的曲线图；

-图8示出根据本解决方案的进一步的实施例的用于LTC级的测试电路；

-图9示出在测试操作条件下的图8的测试电路；和

-图10是根据本解决方案的进一步方面的结合有LTC级和对应的测试电路的电子器件的总体方框图。

具体实施方式

如将在下文中详细阐明的，本解决方案的一方面设想：在例如继 LTC级1的制造后的测试阶段中提供对放电元件6的电阻的有效值 R_L'的测量，以便相应地调整比较参考电压V_x的值并因此相应地调整放电间隔的有效持续时间T_S'(使得它大致等效于期望的设计值)。

然而，对放电元件6的电阻的有效值R_L'的测量势必造成若干问题，其中的难点是在不干扰和修改其电参数的情况下(特别是在不更改RC放电时间常数的值的情况下)访问放电元件6的端子。在这方面，应该考虑在放电元件6中循环的电流具有fA的量级的极低值。

图4示出用于LTC级的测试电路19，其配置成以便提供以上问题的解决方案。

再一次用1表示的LTC级如先前所描述的那样(并且如上述US 2015/0043269A1中详细描述的)包括：存储电容器2，连接在使用中被设置处于第一偏置电压V₁的第一偏置端子3a与浮置节点4之间；转移电容器5，连接在使用中被设置处于第二偏置电压V₂的第二偏置端子3b与浮置节点4之间；和放电元件6，连接在相同浮置节点4 与参考端子7之间，并且由多个基本放电单元8形成，该多个基本放电单元被串联连接在一起并且在它们之间限定中间节点Ni。

测试电路19包括运算放大器20(例如，运算跨导放大器—OTA)，该运算放大器具有：第一输入端子20a，例如负输入端子，连接至浮置节点4；第二输入端子20b，在示例中是正输入端子，其接收在该情况中具有可调值(如下文中详细描述的)的比较参考电压V_x；和输出端子20c，其供应输出电压V_out。运算放大器20还具有使能输入端子20d，其接收使能信号EN。

测试电路19进一步包括：

第一开关元件22，连接在第一偏置端子3a与参考端子7之间，并且由读取控制信号S_R驱动；

第二开关元件23，连接在第二偏置端子3b与参考端子7之间，并且由相同读取控制信号S_R驱动；和

偏置级24，配置成从供应电压V_cc开始生成用于LTC级1的第一和第二偏置端子3a、3b的适当偏置电压V₁、V₂。

特别地，使能信号EN相对于读取控制信号S_R被合适地定时，例如相对于相同控制信号S_R的切换以同步的切换或以适当的时间延迟生成。

根据本解决方案的特定方面，测试电路19进一步包括：

第三开关元件25，连接在第一偏置端子3a与内部节点26之间，并且由测试控制信号S_T驱动；

第四开关元件27，连接在上述内部节点26与运算放大器20的输出端子20c之间，并且由测试控制信号S_T的取反版本(S_T)驱动；和

测试电容器28，连接在浮置节点4与内部节点26之前，并且具有低于存储电容器2的电容C₁的电容C_T。

第四开关元件27因此选择性地限定包括测试电容器28的用于运算放大器20的反馈路径。

特别地，所述测试电容器28作为存储电容器2的拆分而获得，并且与相同存储电容器2共享例如电极板。换言之，测试电容器28 的电容C_T与存储电容器2的有效残余电容C₁'的总和对应于不存在测试电容器28的情况下的相同存储电容器2的电容C₁的预期值；例如，测试电容器28的电容C_T是电容C₁的1/20，并且结果存储电容器2 的有效电容C₁'是电容C₁的19/20。

测试电路19进一步包括：

控制单元30，例如包括微处理器、微控制器、现场可编程门阵列 (FPGA)、数字信号处理器(DSP)或类似的逻辑处理单元，该控制单元具有耦合至运算放大器20的输出端子20c并接收输出电压V_out的输入；

非易失性存储器31，耦合至能够在相同非易失性存储器31中读取和写入信息的控制单元30；和

参考变化级32，耦合至控制单元30并且由相同控制单元30控制以用于使供应至运算放大器20的第二输入20b的比较参考电压V_x的值变化；例如，参考变化级32可以包括：数模转换器(DAC)32'，其设计成根据阶梯模式以相继递增步长迭代地生成比较参考电压V_x的递增值。

在可能的实施例中，控制单元30以适当的相互定时(如将从以下的描述显而易见的)生成读取控制信号S_R、使能信号EN和测试控制信号S_T。

现在讨论测试电路19的操作，其一般被设计成使得能够实现根据放电元件6的电阻的真实值R_L'对比较参考值V_x的校准，放电元件 6如先前提到的例如由于制造过程分布宽度而经受相当大的变化。

一般地，并且如图5中图示的，由测试电路19实施的测试过程初始设想通过在存储电容器2中存储电荷对LTC级1的编程(步骤 40)。为此目的，如下文中描述的，使用偏置级24将适当的偏置电压V₁、V₂施加至偏置端子3a、3b。跟在该偏置操作之后，读取电压 V_L存在于浮置节点4上，并因此在放电元件6上。

接下来(步骤41)，通过在控制单元30的监控下由参考变化级32执行的相继近似法凭借搜索来确定读取电压V_L的值。

接着通过由运算放大器20限定的反馈环使读取电压V_L(步骤42) 强制性地保持恒定处于先前已确定的值，而在放电元件6中循环的保持恒定的值的放电电流完全朝向测试电容器28流动。测试电容器28 中的该放电电流因此通过作为积分器操作的运算放大器20与限定了积分电容的测试电容器28的电容C_T积分。

接着在初始放电时刻t₀并接着在预设测量时间间隔ΔT之后测量 (步骤43)运算放大器20的输出端子20c上的输出电压V_out。操纵电压变化ΔV_out的定律是已知的(是操纵以恒定电流对测试电容器28 放电的定律)并且在相同定律的基础上，可以确定放电元件6的电阻 R_L'的有效值(如下文中详细描述的)。

接着可以根据先前确定的电阻R_L'的有效值，调整比较参考电压 V_x的值，先前确定的电阻R_L'的有效值用于保证在随后的操作(例如，对于安全应用)期间LTC级1的放电间隔的根据设计的期望持续时间。

更详细地，并且初始参照图6A，在测试过程的第一步骤中，通过读取控制信号S_R将第一和第二开关元件22、23切换成断开状态； LTC级1因此被预先布置用于编程操作。

此外，通过测试控制信号S_T将第三开关元件25切换成闭合状态并且结果将第四开关元件27切换成断开状态。特别地，第三开关元件25的闭合将存储电容器2和测试电容器28设置处于并联，以免更改根据用于相同存储电容器2的设计而设想的电容C₁的总值，并且第四开关元件27的断开将运算放大器20的反馈路径断开，再一次不能在该操作步骤中更改LTC级1的功能性。

对LTC级1的编程如先前描述的通过使第一偏置端子3a偏置、在该示例中利用处于第一偏置电压V₁的正电压脉冲(从接地到高正电压+HV)并且使第二偏置端子3b偏置、在该示例中利用处于第二偏置电压V₂的负电压脉冲(从接地到高负电压–HV)而发生。这确定了通过隧穿效应从转移电容器5到存储电容器2的电荷注入，并且读取电压V_L的编程值被限定在浮置节点4上。

接下来，使偏置电压V₁、V₂两者都返回值接地值gnd。

在测试过程的第二步骤中，如图6B中所示，通过读取控制信号 S_R将第一和第二开关元件22、23切换成闭合状态(从而将第一和第二偏置端子3a、3b短路接地)。LTC级1因此被预先布置用于读取电压V_L的读取操作。

没有切换第三开关元件25和第四开关元件27，再一次为了不更改LTC级1的功能性并且准备运算放大器20作为用于读取操作的电压比较器来操作。

特别地，通过由运算放大器20在使能输入20d上接收的读取使能信号EN来启用读取操作。

由控制单元30控制的参考变化级32接着确定施加至运算放大器 20的第二输入端子20b的比较参考电压V_x的相继的变化(在该情况中，是相继的台阶状递增)。特别地，控制单元30控制DAC 32'用于根据阶梯模式以相继递增步长生成比较参考电压V_x。

在初始时刻t₀并且在比较参考电压V_x的给定值V_x(t₀)处，运算放大器20的输出端子20c切换，因为比较参考电压V_x的值跨过操作电压V_L。控制单元30因此使比较参考电压V_x的变化停止，并将对应于读取电压V_L的初始值V_L(t₀)的值V_x(t₀)存储在非易失性存储器31 中。

在测试过程的第三步骤中，如图6C所示，第一和第二开关元件 22、23没有被切换(从而仍然处于闭合状态)。而是测试控制信号 S_T确定第三开关元件25切换成断开状态并且第四开关元件27切换成闭合状态，从而将测试电容器28从存储电容器2上解除耦合并启用运算放大器20的反馈路径，该运算放大器因此被配置为电流积分器。

特别地，浮置节点4和放电元件6上的读取电压V_L从该瞬间通过运算放大器20被保持恒定处于值V_x(t₀)。此外，限定了从放电元件 6到测试电容器28的用于放电电流i_L的路径(图6C中用虚线代表)。测试电容器28结果将电流变化积分到输出电压的变化ΔV_out中(在预设测量时间间隔ΔT中考虑)。

特别地，输出电压的以上变化ΔV_out由以下表达式(其代表测试电容器28中的电压/电流关系)给出：

因此可以测得放电元件6的有效电阻R_L'所采用的表达式：

如先前所讨论的，该测量代表测试过程的目的。

图7通过示例的方式示出在测试过程的上述第三步骤期间输出电压V_out的曲线图，在可能的示例中其中有效电阻R_L'是1PΩ、读取电压V_L(t₀)是1.5V、放电电流i_L是1.5fA并且测试电容器28的电容C_T是100fF。

特别地，输出电压V_out在近似10s的测量时间间隔ΔT中经历近似150mV的变化ΔV。有利地，因此在较短时间间隔(比放电间隔的例如3600s的持续时间短得多)中获得了可由外部测试装置容易测量的量的变化，该较短时间间隔完全与例如待在制造过程的结束时的 EWS过程期间执行的电测试操作兼容。

现在描述本解决方案的进一步方面，其源自可以在存储电容器2 中实现存储正电荷(在该情况中，读取电压V_L是正的)和负电荷(在该情况中，读取电压V_L而可以是负的)两者。出于可靠性的原因，实际上可能要求存储在存储电容器2中的电荷也可以是负的。

为了能够用负读取电压操作，运算放大器20将必须接收正供应电压V_cc(>0)和负供应电压两者。此外，比较参考电压V_x也应该能够呈现负值(从而要求专门提供的电路级、例如电荷泵级，用于其生成)。

一般地，负读取电压V_L的存在将因此势必造成电路复杂性上的增加，和集成实施中的面积占用的对应的增加，以及电功率消耗上的增加。

另外，设置负电路装置(例如，用于负电压参考的生成)的需要将要求执行读取操作之前的延时时间上的增加，并且因此将增加测试过程的持续时间。

本申请人进一步认识到：当其中结合有测试电路19的电子器件关断(处于所谓的断电状态)时，例如在连接至LTC级1的偏置端子3a、3b的偏置电路中会生成朝向接地的放电路径(例如，由MOS 晶体管的结的泄漏路径构成)；这些放电路径会影响LTC级1的RC 放电时间常数，修改它。事实上，由所述备选泄漏放电路径构成的朝向接地的电阻可与LTC级1的放电元件6的电阻R_L相比。基本上，可能出现RC放电时间常数的值的显著分布宽度。

考虑到至少在某些操作条件下防止以上条件的发动可以是合适的，本解决方案的进一步方面因此可以设想，如图8中图示的，对于偏置级24包括：

发生器级24a，配置成例如从正供应电压V_cc开始生成具有适当正值的移位电压V_R(如下文中详细描述的)；和

电压切换级24b，具有分别从高电压发生器级24c(已知类型的、例如电荷泵类型的)接收高正电压+HV和高负电压–HV的第一电压输入和第二电压输入、连接至发生器级24a并接收移位电压V_R的第三电压输入、接收接地电压gnd的第四电压输入并且还有接收读取控制信号S_R的控制输入。电压切换级24b进一步具有分别连接至第一偏置端子3a和第二偏置端子3b的第一输出和第二输出，该电压切换级在测试电路19的操作条件期间将偏置电压的适当值(V₁和V₂)供应至第一输出和第二输出。

如图8中再一次图示的，在该实施例中，测试电路19可以有利地包括：

第一放电电阻器48，连接在第一偏置端子3a与设置处于接地电压gnd的接地节点N_g之间；

第二放电电阻器49，连接在第二偏置端子3b与接地节点N_g之间；

第三放电电阻器50，连接在参考端子7与接地节点N_g之间；和

第四放电电阻器51，连接在内部节点26与上述接地节点N_g之间。

特别地，第一、第二、第三和第四放电电阻器48、49、50、51 的电阻的值比放电元件6的电阻低得多，例如降低一个数量级，例如 MΩ的量级。

在编程步骤中，第一、第二和第三放电电阻器48、49、50的电阻的值足够高以致于防止由高电压发生器级24c(和由对应的电荷泵电路)产生的不期望的电流消耗。

在关断条件下，有利地，第一和第二放电电阻器48、49的存在进一步确保从偏置端子3a、3b到接地的有效放电路径的存在。特别地，该放电路径防止可能使RC放电时间常数的值变化的备选放电泄漏路径的生成。

而是，以上放电电阻器48、49的电阻的值是如此的，以致于不能更改相同RC放电时间常数的值，事实上是显著低于放电元件6的电阻R_L的值。

在该实施例中，如图9所示，跟随LTC级的第一编程步骤的测试过程的第二步骤不同于先前参照图6B图示出的那一个，因为它设想了读取电压V_L向正值的适当移位。

读取电压V_L(t₀)的初始值在该情况中事实上是负的、例如–1.5V。结果，在读取控制信号S_R已引起第一和第二开关元件22、23的闭合 (以该方式使第一和第二偏置端子3a、3b短路)之后，电压切换级 24b将第一偏置电压V₁和第二偏置电压V₂两者从接地带到移位电压 V_R。

结果，读取电压V_L以等于移位电压V_R的值瞬时增加，呈现为递增值：V_L+V_R。

特别地，移位电压V_R的值选取成使得：给定在编程步骤的结束时呈现的读取电压V_L的初始值V_L(t₀)，满足以下关系：

V_L(t₀)+V_R>0

例如，移位电压V_R的值是2.5V，并且递增值初始是1V。

发生器级24a和电压切换级24b因此联合地操作作为用于使浮置节点4的读取电压V_L移位的级，以便在执行读取操作和与比较参考电压V_x的比较之前将相同读取电压V_L带到正值(并且在由运算放大器20接受的操作电压范围内)。

此外，比较参考电压V_x的值选取成使得满足以下关系：

V_L0+V_R<V_x<V_R

应该指出的是，有利地，运算放大器20在该方式中仅在输入端子20a、20b处以正电压操作，并且在该情况中包括接收正供应电压 V_cc(>0)、例如3.5V的第一供应输入，和接收接地电压gnd的第二供应输入。换言之，运算放大器20被配置成只是在正电压的间隔中工作并且不接收任何负供应电压。

在假设负电荷已存储在存储电容器2中时对读取电压V_L的初始值V_L(t₀)的测量的步骤期间，来自作为负的初始值V_L(t₀)的读取电压 V_L转为接地。结果，递增值V_L+V_R从初始值V_L(t₀)+V_R演变为移位电压V_R的值。

当该递增值跨过比较参考电压V_x的值(每次通过参考变化级32 递增，如先前所讨论的)时，运算放大器20的输出切换或触发，并且输出电压V_out呈现指示出已确定读取电压V_L的值的值(例如，高值)。

在该情况中，用于读取电压V_L的初始值V_L(t₀)的以下表达式因此适用：

V_x(t₀)≈V_L(t₀)+V_R

结果，在测试过程的随后的操作步骤，即放电电流i_L的积分的步骤中，以下表达式用于确定放电元件6的电阻的有效值R_L'：

接下来，再次可以根据上述有效值R_L'调整参考电压V_x的值。

所提出的解决方案的优点从前面的描述清楚地显现出来。

在任何情况中，再一次强调的是，测试电路19允许解决先前突出的问题，只要使得LTC级1的放电元件6的有效电阻R_L'的测量能够执行以便确保在操作期间放电间隔的期望的持续时间，并且在任何情况中以便确保相同持续时间将不会具有大于+/–20％的分布宽度。

测试过程足够快以致于与通常在用于制造电子器件的过程的结束时执行的电测试过程(所谓的EWS过程)兼容。

此外，测试电路19被配置成在其电测试期间和在随后的用于时间间隔的测量期间都不与LTC级1的编程、擦除和读取的操作并因此不与相同LTC级1的正常操作干涉。

特别地，通过断开第四开关元件27禁用运算放大器20的反馈路径的可能性并且还有通过第三开关元件25将存储电容器2与有利地设置为相同存储电容器2的拆分的测试电容器8并联连接的可能性是有利的。测试电容器8的和存储电容器2的电阻的总和被设计成提供期望的RC放电时间常数。

配置为比较器的运算放大器20可以因此以常用方式用于对存储元件2中的残余电荷的读取的操作，以用于测量放电时间间隔。

测试电路19也许可以被激活用于例如在LTC级1的使用寿命期间以周期性间隔执行测试过程，并且在时间期间并以自动的方式保证放电时间间隔的期望的持续时间被维持。

测试电路19进一步使得能够实现只是以正电压操作的运算放大器20的使用，从而防止了对于用于生成负参考的专门提供的电路的需要，并进一步防止了相关联的读取延迟。

由于朝向接地端子的有效电阻性放电路径的引入，测试电路19 减小了放电时间常数的值的分布宽度，特别是在关断条件期间。

基本上，所描述的解决方案使得能够实现LTC级1的性能和操作可靠性上的增加。

上述特性因此致使电子器件52中的LTC级1的和相关联的测试电路19的有利使用，例如用于安全应用，如图10中示意性地图示的。

电子器件52包括监控其一般操作的例如微处理器或微控制器类型的监控单元53，和可操作地耦合至监控单元53的非易失性类型的存储器54。

电子器件52进一步包括LTC级1和相关联的电子接口电路56，包括测试电路19和可能的进一步的电路，例如偏置电路(这里未图示)。

特别地，监控单元53在检测到攻击尝试时(例如，在检测到对存储在存储器54中的信息的未经授权的访问时)可以引起电子器件 52的阻断状态。监控单元53可以进一步例如以规则间隔读取存储在 LTC级1的存储电容器2中的残余电荷，以便在具有期望的持续时间的等待间隔的结束时引起从阻断状态退出。

此外，如图10中再一次图示的，在测试步骤中，电子器件52(或者，备选地，测试电路19)可以有利地与电测试设备58(例如所谓的自动测试设备(ATE)类型)对接，以便确定LTC级1的放电元件6的电阻的有效值R_L'并且以相应地调整比较参考电压V_x的值，从而获得了放电间隔的持续时间的期望值，电测试设备58能够与测试电路19相互作用以用于实施先前描述的测试过程。

例如，电测试设备58可以将适当的控制信号供应至测试电路19 的控制单元30，以便开始和管理测试过程，从而作为整体构成了电测试系统60。

电子器件52可以有利地集成在诸如蜂窝电话、智能电话、个人数字助理(PDA)、具有语音记录能力的数字音频播放器、摄影照相机或视频摄像机、用于视频游戏的控制器等等的便携式移动通信设备(未图示)中或者诸如智能手表或电子手环等的可穿戴设备中。

最后，很清楚的是可以对这里所描述和图示的进行修改和变化，而不会由此脱离如随附权利要求所限定的本实用新型的范围。

例如，显而易见的是针对在测试电路19中起作用的电压所指示的数值应理解为纯粹通过示例的方式提供的；实际上，以等效方式，可以根据特定操作要求设想不同的值。

此外，LTC级1和对应的测试电路19可以用在不同的电子器件中、一般用于安全应用。在任何情况中可以设想其他使用，例如在用于对多媒体内容的访问权限的定时的管理领域中。