一种数字电子表驱动芯片及电子表的制作方法

技术特征：

1.一种数字电子表驱动芯片，其特征在于，所述数字电子表驱动芯片包括按键解码模块、星期计数模块、月日时分秒计数模块、六位数码管驱动模块、八位数码管驱动模块以及模式调节模块；

所述按键解码模块的月日时分秒调节信号输出端与所述月日时分秒计数模块的月日时分秒调节信号输入端连接，所述按键解码模块的星期调节信号输出端与所述月日时分秒计数模块的星期调节信号输入端连接，所述按键解码模块的模式调节信号输出端与所述模式调节模块的模式调节信号输入端连接，所述模式调节模块的模式控制信号输出端与所述八位数码管驱动模块的模式控制信号输入端连接，所述月日时分秒计数模块的进位信号输出端与所述星期计数模块的进位信号输入端连接，所述星期计数模块的六位数码管星期控制信号输出端与所述六位数码管驱动模块的星期控制信号输入端连接，所述星期计数模块的八位数码管星期控制信号输出端与所述八位数码管驱动模块的星期控制信号输入端连接，所述星期计数模块的月日时分秒控制信号输出端与所述六位数码管驱动模块的月日时分秒控制信号输入端连接；

所述按键解码模块根据输入的按键信号生成月日时分秒调节信号、星期调节信号以及模式调节信号，所述模式调节模块根据所述模式调节信号生成模式控制信号，所述月日时分秒计数模块根据所述月日时分秒调节信号和接收到的分频脉冲信号生成进位信号和月日时分秒控制信号，所述星期计数模块根据所述星期调节信号和所述进位信号生成六位数码管星期控制信号和八位数码管星期控制信号，所述六位数码管驱动模块根据所述六位数码管星期控制信号和所述月日时分秒控制信号生成六位数码管驱动信号和时分秒数码管驱动信号，所述八位数码管驱动模块根据所述八位数码管星期控制信号和所述模式控制信号生成八位数码管驱动信号。

2.如权利要求1所述的数字电子表驱动芯片，其特征在于，还包括基准频率 生成模块；

所述基准频率生成模块的输出端与所述月日时分秒计数模块的分频脉冲信号输入端连接；

所述基准频率生成模块生成并发送所述分频脉冲信号。

3.如权利要求1所述的数字电子表驱动芯片，其特征在于，所述星期计数模块包括七位复位信号产生模块、第一D触发器、第二D触发器、第三D触发器、第一与门、第一或非门、第一反相器、第二反相器、第三反相器、第四反相器以及第五反相器；

所述第一与门的第一输入端为所述星期计数模块的第一输入端，所述第一与门的第二输入端为所述星期计数模块的第二输入端，所述第一与门的输出端为所述第一或非门的第一输入端，所述第一或非门的第一输入端为所述星期计数模块的第三输入端，所述第一或非门的输出端同时与所述第三D触发器的数据输入端和所述第四反相器的输入端连接，所述第一D触发器的时钟端、所述第二D触发器的时钟端以及所述第三D触发器的时钟端均为所述星期计数模块的进位信号输入端，所述第三D触发器的数据输出端同时与所述第一反相器的输入端、所述七位复位信号产生模块的第一数据输入端以及所述第二D触发器的数据输入端连接，所述第三D触发器的数据输出端为所述星期计数模块的第一输出端，所述第一反相器的输出端为所述星期计数模块的第二输出端，所述第二D触发器的数据输出端同时与所述第二反相器的输入端、所述七位复位信号产生模块的第二数据输入端以及所述第一D触发器的数据输入端连接，所述第二D触发器的数据输出端为所述星期计数模块的第三输出端，所述第二反相器的输出端为所述星期计数模块的第四输出端，所述第一D触发器的数据输出端同时与所述第三反相器的输入端以及所述七位复位信号产生模块的第三数据输入端连接，所述第一D触发器的数据输出端为所述星期计数模块的第五输出端，所述第三反相器的输出端为所述星期计数模块的第六输出端，所述第四反相器的输出端与所述七位复位信号产生模块的第四数据输入端连接，所述七位 复位信号产生模块的第五数据输入端B2同时与所述第一D触发器的复位端、所述第二D触发器的复位端、所述第三D触发器的复位端以及所述第五反相器的输出端连接，所述七位复位信号产生模块的第六数据输入端，所述七位复位信号产生模块的输出端Y与所述第五反相器的输入端连接，所述第三D触发器的反相数据输出端、所述第二D触发器的反相数据输出端以及所述第一D触发器的反相数据输出端共同构成所述星期计数模块的六位数码管星期控制信号输出端；

所述星期计数模块的第一输入端至所述星期计数模块的第三输入端共同构成所述星期计数模块的星期调节信号输入端，所述星期计数模块的第一输出端至所述星期计数模块的第六输入端共同构成所述星期计数模块的八位数码管星期控制信号输出端。

4.如权利要求3所述的数字电子表驱动芯片，其特征在于，所述七位复位信号产生模块包括第二与门、第一或门、第三与门以及第一或非门；

所述第二与门的第一输入端为所述七位复位信号产生模块的第一输入端，所述第二与门的第二输入端为所述七位复位信号产生模块的第二输入端，所述第二与门的第三输入端为所述七位复位信号产生模块的第三输入端，所述第二与门的输出端与所述第一或门的第一输入端连接，所述第一或门的第二输入端为所述七位复位信号产生模块的第五输入端，所述第一或门的输出端与所述第三与门的第一输入端连接，所述第三与门的第二输入端为所述七位复位信号产生模块的第四输入端，所述第三与门的输出端与所述第一或非门的第一输入端连接，所述第一或非门的第二输入端为所述七位复位信号产生模块的第六输入端，所述第一或非门的输出端为所述七位复位信号产生模块的输出端。

5.如权利要求1所述的数字电子表驱动芯片，其特征在于，所述模式调节模块包括第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器、第二或非门、第三或非门、第四或非门以及第五或非门；

所述第二或非门的第一输入端为所述模式调节模块的第一输入端，所述第六反相器的输入端为所述模式调节模块的第二输入端，所述第六反相器的输出端与所述第二或非门的第二输入端连接，所述第七反相器的输入端为所述模式调节模块的第三输入端，所述第七反相器的输出端与所述第二或非门的三输入端连接，所述第二或非门的输出端与所述第八反相器的输入端连接，所述第八反相器的输出端与所述第九反相器的输入端连接，所述第八反相器的输出端为所述模式调节模块的第一输出端，所述第九反相器的输出端为所述模式调节模块的第二输出端，所述第三或非门的第一输入端为所述模式调节模块的第四输入端，所述第三或非门的第二输入端为所述模式调节模块的第五输入端，所述第三或非门的输出端同时与所述第十反相器的输入端和所述第四或非门的第一输入端连接，所述第十反相器的输出端与所述第十一反相器的输入端连接，所述第十反相器的输出端为所述模式调节模块的第三输出端，所述第十一反相器的输出端为所述模式调节模块的第四输出端，所述第四或非门的输出端与所述第十二反相器的输入端连接，所述第四或非门的输出端为所述模式调节模块的第五输出端，所述第十二反相器的输出端为所述模式调节模块的第六输出端，所述第五或非门的第一输入端为所述模式调节模块的第六输入端，所述第五或非门的第二输入端为所述模式调节模块的第七输入端，所述第五或非门的输出端同时与所述第四或非门的第二输入端和所述第十三反相器的输入端连接，所述第十三反相器的输出端与所述第十四反相器的输入端连接，所述第十三反相器的输出端为所述模式调节模块的第七输出端，所述第十四反相器的输出端为所述模式调节模块的第八输出端；

所述模式调节模块的第一输出端至所述模式调节模块的第八输出端共同构成所述模式调节模块的模式控制信号输出端，所述模式调节模块的第一输入端至所述模式调节模块的第七输入端共同构成所述模式调节模块的模式调节信号输入端。

6.一种电子表，其特征在于，所述电子表包括六位数码管和如权利要求1至 5任一项所述的数字电子表驱动芯片。

7.一种电子表，其特征在于，所述电子表包括八位数码管和如权利要求1至5任一项所述的数字电子表驱动芯片。