专利名称：全硬件日历数字钟的制作方法
技术领域：
本实用新型属于仪表领域。
现有的日历钟一般有三种形式，一种是人工转动翻牌的带日历石英钟，这种产品操作比较麻烦，且易忘记翻动日历牌；另一种是自动翻牌的日历数字钟，该钟的不足之处是，采用机械传动，易出故障，且无夜明功能；还有一种采用LED数字钟，其弊端在于①使用cmos集成线路搭成，由于使用芯片多，且采用专用时钟片，其工作电流较大，所以不易加保护电源，停电时，时钟将会停止运行，影响时间的准确性；②使用电子表芯改装，生产工艺性差，不易大量生产，如使用计算机线路专用芯片，一是成本较高，二是仍需加一些抗干扰措施，才能保证时钟可靠运行。
本实用新型的目的在于提供一种可靠性高、节能、全自动进位，并带保护电源的全硬件日历数字钟。
本实用新型包括显示电路1、译码驱动电路2、驱动电路3、三态缓冲电路4、时钟电路5、驱动电路6、位译码电路7、位计数电路8，位计数电路8的输出分两路，一路接三态缓冲电路4的输入端，另一路接位译码电路7的输入端，驱动电路3的信号输入端与三态缓冲电路4和时钟电路5相连，译码驱动电路2的信号输出端与显示电路1相连，其输入端接驱动电路3的输出端，位译码电路7的信号输入端与时钟电路5相连，驱动电路6的输出端与显示电路1相连，其输入端接位译码电路7的输出端。时钟电路5输出的位计数、码计数两路，其位计数通过位译码电路7输入到驱动电路6，将信号输入到显示电路1，码计数通过驱动电路3输入到译码驱动电路2，将信号传给显示电路1。当时钟出现误差时，调整位计数电路8，改变内部工作状态，一路通过位译码电路7调整日期，另一路通过三芯缓冲电路4调整时间。
本实用新型的优点在于具有秒、分、时、日、月、星期显示，全部自动进位；使用全硬性线路，成本低，可靠性高，可在各种恶劣环境下运行；采用动态显示方式，在保证LED数码管亮度足够的基础上，动态显示要比静态显示节电50％以上；本实用新型用3.6V蓄电池做保护电源，即使停电，也不会影响时钟的正常运行。
图1为本实用新型电路原理框图图2为本实用新型电路原理图图3为本实用新型电源电路实施例显示电路1由11个LED显示器L1～L11、可调电阻R1～R11、发光二极管D1～D2组成，译码驱动电路2由译码驱动器T3、电阻R13～R17组成，译码驱动器T3可选用CD4513，驱动电路3由驱动器T6、电阻R18～R21组成，驱动器T6可选用74LS07，三态缓冲电路4由六同相缓冲器T10、电阻R25组成，六同相缓冲器T10可选用CD4503，时钟电路5由时钟芯片T9、电阻R26～R28、开关W4、二极管D7、电容C4～C6、保护电源E1、振荡器XT组成，时钟芯片T9可选用M5832，驱动电路6由驱动器T1、T2组成，驱动器T1、T2均可选用74LS06，位译码电路7由十进制译码器T4、2输入端四或非门T5、2输入端四与非史密特触发器T7组成，位计数电路8由电阻R22～R24、R29～R30、二极管D3～D6、开关W1～W3、开关K、电容C1、C2、双二进制加法计数器T8组成，T8可选用CD4520，二极管D5、D6的正极和电阻R23的一端均与T8的(15)脚相连，二极管D5、D6的负极和电阻R23的另一端分别接T8的(12)、(11)、(14)脚，电容C1与开关W1并联后一端接T8的⑩脚，另一端接地，电阻R22连于T8的⑩、(16)脚之间，T8的⑨脚接地，(16)脚接Vdd，电阻R29的一端和二极管D3、D4的正极均与T8的⑦脚相连，电阻R29的另一端和二极管D3、D4的负极分别与T8的⑥、④、③脚相连，T8的①、⑧脚接地，③、④、⑤、⑥脚分别与T4的⑩、(13)、(12)、(11)脚相连，T8的②脚与T7的④脚相连，T4的⑧脚接地，T4的(16)脚接Vdd，T4的⑤、⑨、④、⑦脚分别与T1的⑨、⑤、③、①脚相连，T4的⑥、①、(15)、②、(14)、③脚分别与T2的(13)、(11)、⑨、⑤、③、①脚相连，T1的(12)、(13)脚悬空，(14)脚接Vdd，(11)脚接T5的脚⑩，T1的⑩、⑧、⑥、④、②分别接可调电阻R1、R2、R3、R4、R5的一端，可调电阻R1、R2、R3、R4、R5的另一端分别接LED显示器L1、L2、L3、L4、L5的位线，电容C2与开关W2并联后，一端接地，另一端与T7的⑤脚相连，电阻R24一端接T7的⑤脚，另一端接Vdd，电阻R30一端与T7的④脚相连，另一端接开关K的②脚，T7的⑥脚和开关K的②脚均通过电容C3接地，开关W3连于开关K的②脚和T9的18脚之间，T10的②、④、⑥、⑩脚分别与T8的(14)、(13)、(12)、(11)脚相连，T10的③、⑤、⑦、⑨脚分别与T6的⑨、⑤、③、①脚相连，T10的(13)脚和③脚相连，T10的(11)脚与⑤脚相连，(12)、(14)脚接地，T10的①脚与开关K的①脚相连，电阻R25连于地与T10的①脚之间，T10的⑧脚接地，振荡器XT(可选用32768Hz)连于T9的(16)、(17)脚之间，电容C5连于T9的(16)脚和地之间，电容C6连于T9的(17)脚和地之间，T9的(13)脚接地，电容C4与电阻R27并联后一端接T9的(15)脚，另一端接地，开关W4连于T9的⑧、(15)脚之间，T9的(14)脚接地，T9的②(18)脚均通过电阻R28接地，T9的③脚与T10的①脚相连，T9的⑧脚接Vdd，二极管D7正极接T9的⑧脚，负极接T9的①脚，T9的①脚通过电阻R26接保护电源E1的正极，E1的负极接地，T9的④、⑤、⑥、⑦脚分别与T4的⑩、(13)、(12)、(11)脚相连，T9的⑨、⑩、(11)、(12)脚分别与T6的①、③、⑤、⑨脚相连，T6的⑦脚接地，电阻R18、R19、R20、R21一端均接Vdd，另一端分别接T6的⑨、⑤、③、①脚，T6的(11)脚接T5的③脚，T6的(14)脚接Vdd，T6的⑩、⑧、⑥、④、②脚分别接T3的⑧、⑥、②、①、⑦脚，电阻R13、R14、R15、R16、R17一端均接Vcc，另一端分别接T3的⑧、⑥、②、①、⑦脚，T3的③、④、(18)脚接Vcc，T3的⑤脚接地，T3的(16)、(17)、(11)、(12)、(13)、(14)、(15)脚分别与L1～L11的g、f、e、d、c、b、a相连，T7的7脚接地，①、②脚分别与T4的(11)、(13)脚相连，T7的③、(12)脚与T5的⑧、⑨脚相连，T7的(14)脚接Vdd，T7的(13)脚接T5的(11)脚，T7的⑨、(11)脚相连，T7的⑩脚与T5的③脚相连，T5的④、⑤、⑥脚悬空，T5的⑦脚接地，T5的(14)脚接Vdd，T5的(13)脚接T2的(13)脚，T5的(12)脚与T1的⑤脚相连，T5的⑩脚与T1的(11)脚相连，T2的⑦脚接地，T2的④脚接Vdd，T2的(12)、⑩、⑧、⑥、④、②分别通过R6、R7、R9、R10、R11、R12与L6、L7、L8、L9、L10、L11相连，二极管D2负极接地，正极通过可调电阻R8与二极管D1的负极相连，二极管D1的正极接Vcc。
权利要求1.全硬件日历数字钟，包括显示电路1、译码驱动电路2、驱动电路3、三态缓冲电路4、驱动电路6、位译码电路7、位计数电路8，其特征在于还包括时钟电路5，位计数电路8的输出分两路，一路接三态缓冲电路4的输入端，另一路接位译码电路7的输入端，驱动电路3的信号输入端与三态缓冲电路4和时钟电路5相连，译码驱动电路2的信号输出端与显示电路1相连，其输入端接驱动电路3的输出端，位译码电路7的信号输入端与显示电路1相连，其输入端接位译码电路7的输出端。
2.根据权利要求1所述全硬件日历数字钟，其特征在于，显示电路1由11个LED显示器L1～L11、可调电阻R1～R11、发光二极管D1～D2组成，译码驱动电路2由译码驱动器T3、电阻R13～R17组成，译码驱动器T3可选用CD4513，驱动电路3由驱动器T6、电阻R18～R21组成，驱动器T6可选用74LS07，三态缓冲电路4由六同相缓冲器T10、电阻R25组成，六同相缓冲器T10可选用CD4503，时钟电路5由时钟芯片T9、电阻R26～R28、开关W4、二极管D7、电容C4～C6、保护电源E1、振荡器XT组成，时钟芯片T9可选用M5832，驱动电路6由驱动器T1、T2组成，驱动器T1、T2均可选用74LS06，位译码电路7由十进制译码器T4、2输入端四或非门T5、2输入端四与非史密特触发器T7组成，位计数电路8由电阻R22～R24、R29～R30、二极管D3～D6、开关W1～W3、开关K、电容C1、C2、双二进制加法计数器T8组成，T8可选用CD4520，二极管D5、D6的正极和电阻R23的一端均与T8的(15)脚相连，二极管D5、D6的负极和电阻R23的另一端分别接T8的(12)、(11)、(14)脚，电容C1与开关W1并联后一端接T8的⑩脚，另一端接地，电阻R22连于T8的⑩、(16)脚之间，T8的⑨脚接地，(16)脚接Vdd，电阻R29的一端和二极管D3、D4的正极均与T8的⑦脚相连，电阻R29的另一端和二极管D3、D4的负极分别与T8的⑥、④、③脚相连，T8的①、⑧脚接地，③、④、⑤、⑥脚分别与T4的⑩、(13)、(12)、(11)脚相连，T8的②脚与T7的④脚相连，T4的⑧脚接地，T4的(16)脚接Vdd，T4的⑤、⑨、④、⑦脚分别与T1的⑨、⑤、③、①脚相连，T4的⑥、①、(15)、②、(14)、③脚分别与T2的(13)、(11)、⑨、⑤、③、①脚相连，T1的(12)、(13)脚悬空，(14)脚接Vdd，(11)脚接T5的脚⑩，T1的⑩、⑧、⑥、④、②分别接可调电阻R1、R2、R3、R4、R5的一端，可调电阻R1、R2、R3、R4、R5的另一端分别接LED显示器L1、L2、L3、L4、L5的位线，电容C2与开关W2并联后，一端接地，另一端与T7的⑤脚相连，电阻R24一端接T7的⑤脚，另一端接Vdd，电阻R30一端与T7的④脚相连，另一端接开关K的②脚，T7的⑥脚和开关K的②脚均通过电容C3接地，开关W3连于开关K的②脚和T9的18脚之间，T10的②、④、⑥、⑩脚分别与T8的(14)、(13)、(12)、(11)脚相连，T10的③、⑤、⑦、⑨脚分别与T6的⑨、⑤、③、①脚相连，T10的(13)脚和③脚相连，T10的(11)脚与⑤脚相连，(12)、(14)脚接地，T10的①脚与开关K的①脚相连，电阻R25连于地与T10的①脚之间，T10的⑧脚接地，振荡器XT(可选用32768Hz)连于T9的(16)、(17)脚之间，电容C5连于T9的(16)脚和地之间，电容C6连于T9的(17)脚和地之间，T9的(13)脚接地，电容C4与电阻R27并联后一端接T9的(15)脚，另一端接地，开关W4连于T9的⑧、(15)脚之间，T9的(14)脚接地，T9的②(18)脚均通过电阻R28接地，T9的③脚与T10的①脚相连，T9的⑧脚接Vdd，二极管D7正极接T9的⑧脚，负极接T9的①脚，T9的①脚通过电阻R26接保护电源E1的正极，E1的负极接地，T9的④、⑤、⑥、⑦脚分别与T4的⑩、(13)、(12)、(11)脚相连，T9的⑨、⑩、(11)、(12)脚分别与T6的①、③、⑤、⑨脚相连，T6的⑦脚接地，电阻R18、R19、R20、R21一端均接Vdd，另一端分别接T6的⑨、⑤、③、①脚，T6的(11)脚接T5的③脚，T6的(14)脚接Vdd，T6的⑩、⑧、⑥、④、②脚分别接T3的⑧、⑥、②、①、⑦脚，电阻R13、R14、R15、R16、R17一端均接Vcc，另一端分别接T3的⑧、⑥、②、①、⑦脚，T3的③、④、(18)脚接Vcc，T3的⑤脚接地，T3的(16)、(17)、(11)、(12)、(13)、(14)、(15)脚分别与L1～L11的g、f、e、d、c、b、a相连，T7的7脚接地，①、②脚分别与T4的(11)、(13)脚相连，T7的③、(12)脚与T5的⑧、⑨脚相连，T7的(14)脚接Vdd，T7的(13)脚接T5的(11)脚，T7的⑨、(11)脚相连，T7的⑩脚与T5的③脚相连，T5的④、⑤、⑥脚悬空，T5的⑦脚接地，T5的(14)脚接Vdd，T5的(13)脚接T2的(13)脚，T5的(12)脚与T1的⑤脚相连，T5的⑩脚与T1的(11)脚相连，T2的⑦脚接地，T2的④脚接Vdd，T2的(12)、⑩、⑧、⑥、④、②分别通过R6、R7、R9、R10、R11、R12与L6、L7、L8、L9、L10、L11相连，二极管D2负极接地，正极通过可调电阻R8与二极管D1的负极相连，二极管D1的正极接Vcc。
专利摘要本实用新型属于仪表领域，可解决一般日历钟易出故障，无夜明功能等问题，即使停电，也不会影响本实用新型正常运行。显示电路1、译码驱动电路2、驱动电路3、三态缓冲电路4、时钟电路5、驱动电路6、位译码电路7、位计数电路8，位计数电路8的输出分两路，一路接缓冲三态缓冲电路4的输入端，另一路接位译码电路7的输入端，驱动电路3的信号输入端与三态缓冲电路4和时钟电路5相连，译码驱动电路2的信号输出端与显示电路1相连，其输入端接驱动电路3的输出端，位译码电路7的信号输入端与时钟电路5相连，驱动电路6的输出端与显示电路1相连，其输入端接位译码电路7的输出端。
文档编号G04G9/04GK2194008SQ9324611
公开日1995年4月5日 申请日期1993年12月6日 优先权日1993年12月6日
发明者齐鹏程 申请人:中国人民解放军总后军需生产技术研究所