专利名称：芯片上电源的制作方法
技术领域：
本发明涉及集成电路半导体二极管和晶体管。
背景技术：
半导体器件趋于分成分立元件和集成电路。分立器件包括单功能元件，例如双极晶体管、结型场效应晶体管、表面场效应晶体管、硅可控整流器等；和某些集成元件，例如绝缘栅双极晶体管。所有分立元件所共有的一个特征是不需要外部电源。
近来，一种新形式的分立电路已进入市场，该分立电路是由表面场效应晶体管制成的高效二极管，即集成电路二极管(ICD)。该电路的当前形式(无源形式)不利用任何芯片上驱动电路；然而，当添加外部电源或内部电源时，这些电路通过利用芯片上电路有源地驱动晶体管栅极(有源形式)可显著地改善其性能。
由于添加的电路板的复杂性，为该目的而利用外部电源趋于具有较小的吸引力。然而，它具有以下优势，即当抽取板上电源电压所需电荷时不会改变外部信号。在大多数应用中，自供电电路所带来的便利是有优势的。
在常用半导体二极管中，正向导通限于漏电流值，直到正向电压偏置达到特定类型的半导体器件的特性值为止。作为实例，硅pn结二极管直到正向偏置电压为约0.6～0.7伏时才显著导通。由于肖特基势垒的特性，许多硅肖特基二极管能在例如0.4伏的较低的电压下开始导通。锗pn结二极管在室温下具有约0.3伏的正向导通电压降。然而，上述器件很少被使用，这不仅是因为它们与硅集成电路制造不相兼容，还因为其温度敏感性和其它不希望有的特性的缘故。
在某些应用中，二极管不是由于其整流特性被使用，而总是被正向偏置以提供它们的特征正向导通电压降。例如，在集成电路中，二极管或二极管连接晶体管常常用于提供基本上等于电路中另一晶体管的基极-发射极电压的正向导通电压降。
在利用半导体二极管的真正整流特性的电路中，二极管的正向导通电压降通常是一个相当大的缺点。作为具体实例，在DC-DC降压转换器中一般使用变压器，其中由适当的控制器控制的半导体开关周期性地将变压器的初级线圈与直流电源连接和断开。次级电压因其整流特性通过二极管或者通过另一半导体开关连接到转换器的输出。控制器根据需要改变初级线圈与电源连接的占空比或频率以保持所希望的输出电压。如果使用半导体开关以将次级线圈连接到输出，那么该第二开关的操作也由控制器控制；上述开关配置电路的一种形式被称为同步整流器。
使用半导体开关以把次级线圈耦接到输出的优点是正向导通电压降很低，缺点是在转换器的整个工作温度范围内需要仔细控制时序以保持能量从初级线圈传输到次级线圈的效率。初级线圈对次级线圈的开关作用的时序是关键性的并且必须考虑变压器和其它元件的相位延迟。显然这些电路的成本是很高的。
为上述目的使用半导体二极管的优点是可消除对次级开关的控制的需要，但缺点是会把半导体二极管的正向导通电压降施加于次级电路。这有至少两个极其大的缺点。第一，半导体二极管器件的正向导通电压降会大大降低转换器的效率。例如，通常用在计算机系统中的较新的集成电路被设计成使用例如3.3伏、3伏和2.7伏的较低的电源电压工作。在3伏电源的情况下，施加0.7伏的串联电压降意味着转换器实际上在3.7伏的负荷内工作，由此会将转换器的效率限制为80％，即使在考虑其它电路损耗之前也是如此。
第二，上述效率损耗代表二极管内的功率损耗，该功率损耗会在其中产生热。这会限制集成电路转换器的功率转换能力，并且在许多应用中需要使用具有适当尺寸的热沉的分立二极管，从而会增加整个电路的尺寸和成本。显然对正向电压降的任何改善都将对整个电路的性能具有重大影响。
另一通常使用的AC-DC转换电路是通常耦接到变压器的次级绕组的全波桥式整流器，该变压器的初级线圈由交流电源驱动。此处两个二极管的电压降被施加在峰值直流输出上，从而会使采用传统二极管的电路的效率特别低，并会增加电路的热产生，上述热产生需要通过大的分立器件、热耗散结构等消散，这取决于要提供的DC功率。
因此，具有低正向导通电压降的半导体二极管在电路中用作整流元件是非常有优势的，其中二极管将不时地受到正向偏置电压和反向偏置电压两者的控制。虽然这种二极管的分立形式有许多应用，但是进一步希望这种二极管与集成电路制造技术相兼容以便其能以集成电路的形式被实现并作为更大的集成电路的一部分。此外，虽然反向电流漏泄总是不希望有的并且通常必须由另外的正向导通电流来补偿，由此降低电路效率，但是反向电流漏泄会对某些电路产生其它和更显著的有害影响。因此，还希望这种半导体二极管进一步具有低反向偏置漏电流。
无源形式的ICD与肖特基二极管相比可提供更低的正向电压，并在有竞争力的价格下具有增强的可靠性。它们还为同步整流器市场的高电压部分提供有吸引力的替换物；然而，它们不能取代整个同步整流器市场。
发明内容
本发明提供电路和方法，当被集成到IC内时将提供芯片上电源以运行IC上的控制电路。在IC周期的“关断”部分期间，它从施加信号中抽取电能。例如，在相当于整流器的IC的情况下，在整流器的关断状态期间电路将利用大的反向电压为电源抽取电能。在相当于晶体管(其不使所施加的电压反向)的IC的情况下，当在IC上形成大的偏置时，在“关断”状态期间，电源将抽取其电能。
在这些IC的“开启”状态期间，电源将提供电能以驱动可用于产生更导电的“开启”状态和更低泄漏的“关断”状态的控制电路。就ICD来说，正向电压可被大大降低到相当于或优于同步整流器的水平。就表面场效应晶体管IC来说，栅极驱动可被显著增强，从而提供等同于正向电压减少的降低的“开态电阻”。
图1是现有技术ICD的示意图。“信号1”(阴极)和“信号2”(阳极)是对二极管的例如正弦波或方波的标准输入信号。“无源ICD”是相当于二极管的n-沟道MOSFET器件。
图2示出了向ICD芯片增加电容器和二极管。这允许电容器充电并充当电池，从而驱动控制电路以运行ICD栅极。
图2A示出了和图2相同的原理，只是二极管被移到电容器的另一侧。这会转换读出信号的极性，因此在图2和2A中为符号-和+。
图3示出了相同的原理，只是驱动的是金属氧化物半导体场效应晶体管。该集成电路MOSFET(ICM)器件具有对应源极、漏极和栅极的外部输入。
图4和4A示出了分别使用+和-读出配置的控制电路。
图5示出了与图4和4A中相同类型的驱动电路，只是修改了n-沟道MOSFET。
图6示出了p-沟道MOSFET的取样控制电路。
具体实施例方式
参考图1，其示出了ICD(集成电路二极管)的现有技术示意图。由于栅极连接和耗尽阈值电压的原因，该器件可充当低正向电压二极管。它被专门设计成处理交变极性。显然，通过在导通时允许大大超过漏极电势来驱动栅极，添加的外部电源和控制逻辑将大大增强该器件的功能性。
图1所示的器件是n-沟道器件。通常，在传统场效应器件中，当器件开启时本体或背栅(backgate)连接到载荷子源。关于这一点，此处所用的源极和漏极标记指的是，源极是当器件开启或导通时作为载荷子源的区域，以及漏极是具有相同导电类型的另一区域。因此，在导通期间载荷子从源极经过沟道流到漏极。在图1的ICD的情况下，当信号2是比信号1高的电压时发生导通。由于该图示出的是n-沟道器件以及前面对源极和漏极的定义，因此应当注意在无源集成电路二极管(ICD)的情况下，ICD的本体或背栅连接到漏极，而不是源极。ICD特性上还具有略微负的阈值。这样，对于ICD来说，当源极和漏极处于相同的电压时，虽然由于源极和和漏极处于相同的电压使得电流为零，但是沟道有一定程度的导电性。对于n-沟道ICD来说，当漏极电压升高超过源极电压时，沿着沟道的导通将在沟道内引起IR降，同时靠近源极的沟道具有与源电压接近的电压。这样栅极-沟道电压在沟道的该区域增加，从而降低了沟道电阻。上述效果沿着沟道是渐进的，使得沟道的大部分变得更接近于源极电压，并因而会具有更高的导电性。因此总的沟道电阻随着漏极电压的增加而变得越来越低，从而可以在相对低的正向导通电压降下承载高电流水平。另一方面，当源极电压高于漏极电压时，沟道的导通使与源极邻接的沟道的电压接近于源极电压，并因而具有会在那个区域引起高沟道电阻的栅极沟道电压。这样，虽然漏电流将随着ICD上的反向偏压的增加而增加，但是沟道电阻将变高，并且沟道电阻将将随着反向偏压的增加而增加，由此沟道电阻随反向偏压的增加而增加，并由此限制了漏电流随反向偏压增加而增加。这是具有恒定栅极电势的MOSFET的标准Id/Vds特性。
在通常的二极管术语中，二极管的阳极是在正向导通期间的正极端，以及阴极是负极端。对于n-沟道ICD来说，正向导通漏极相当于阳极，并且为n-型衬底的源极相当于阴极。如果要建立p-沟道ICD，那么阳极将对应于为p-型衬底的源极，且阴极对应于漏极。由于载流子迁移率不同，对ICD的讨论将集中在n-沟道器件，同时应当理解改变材料类型和电路极性将产生p-沟道ICD。
对于本领域的技术人员来说，显然可用JFET代替MOSFET以形成ICD并且ICM也可利用JFET制作。
在以下公开中，参考无源n-沟道ICD和有源n-沟道和p-沟道ICM，有源器件指的是具有分开的栅极连接的三端器件。这些器件采用MOSFET设计，并且ICD的本体或背栅连接到ICD的漏极和ICM的源极。
由控制逻辑电路驱动的分立MOSFET的使用在本领域中是众所周知的，例如同步整流器。将控制逻辑添加到IC上也是众所周知的，这就是诸如IC上的背栅电源的芯片上电源的集成，这些电源为衬底提供负电势以控制晶体管阈值；然而，不使用外部电源连接而将自给电源集成到IC内在本领域是新出现的。本发明将电路并入该IC中的目的是芯片上电荷存储，从而充当有效电池来对控制逻辑供电。电池内存储的能量是在IC的“关断”状态期间从实际信号线提取出的。
图2是利用控制电路对其栅电极供电的有源ICD的示意图。用于驱动控制电路的能量是借助于增加电容器和二极管从信号线提取出的。不管极性实际上是否反向，在ICD的反向偏置状态期间(关断状态，无电流但有高反向电压)，二极管允许电容器充电，并且当ICD上的电势降到低于充电电势时二极管阻止电容器放电。
正如可以看出的那样，如果二极管和负载(负载未示出)上存在交变电压，那么峰-峰电压将存储在电容器上，正电势在信号1一侧，负电势在信号2一侧。这有效地充当半波整流电路。同样，注意控制电路将需要读出线以使其控制动作与施加信号同步。该读出线必须与电荷存储器件隔离。就图2来说，二极管起隔离的作用，并允许读出电势跟随信号2而与电容器无关。
图2A表示图2的配置，只是二极管和电容器的位置被交换。这会使读出连接移到信号1；然而，电容器两端上的极性不被反向。相对于图2的“+读出”标记，该配置被任意地用“-读出”标记来表示。对-和+读出配置来说，已完成的ICD对外部电路的功能都是相同的。只有内部设计差异可区别这两种读出。
显然，如果将标准MOSFET替代入该电路内，这意味着在信号电压的极性没有变化，二极管可被反向使得其将在晶体管的关断状态期间给电容器充电。参见与图2对比的图3。这将使电容器上的极性反向，并需要对控制电路进行适当修改。该配置会允许不具有附加电源连接的MOSFET晶体管利用很低的可见栅极驱动来工作；利用该驱动从控制电路触发更大的驱动。与功率MOSFET相关的设计问题之一是需要为其大栅极结构提供足够的驱动电流。ICM消除了这种担忧。
控制电路可采用多种形式。此处描述的实例是用来说明本发明的应用的，而不是具体的控制电路。图4和4A使用相同的控制电路。由于二极管和电容器的配置不同，因此电源线的线路不同，并且读出线具有反向的极性。图4使用图2的+读出配置，而图4A使用图2A的-读出配置。
控制电路被设计成采用读出输入，并利用它来控制施加到N-沟道MOSFET的栅极的电势。电阻器R3和R4以及晶体管M1和M2形成双稳锁存器。该锁存器的状态由读出信号(在图4和4A中为触发信号)的电势决定。电阻器R3和R4是上拉电阻器，可供电以保持锁存器的状态，同时限制内部电源上的电荷消耗。在图4中，正触发信号开启晶体管M1，而关断晶体管M2。这使得电阻器R4-晶体管M2的节点成为V+。齐纳二极管可将这种电压偏移的程度限制到其额定齐纳电压。上述正电压开启晶体管M3，该晶体管的源极连接到有源ICD的栅极。当源极电势升高到齐纳电势时，电荷转移停止，将施加到有源ICD的栅极的正电势限制为齐纳电压加上一小增量。
具有齐纳二极管的晶体管M3的配置防止了ICD栅极上的电压过高，这种电压过高可能引起栅极氧化物击穿。当触发信号改变极性时，锁存器的状态被反转，使得晶体管M3的栅极被负驱动，同时，晶体管M4的栅极是被正驱动，使得ICD的栅极和晶体管M3的源极被负牵引。
正如可以看出的那样，有源ICD的栅极在关断信号(V-)和由齐纳二极管设定的正电压之间被驱动。这允许处于开启状态下的ICD具有比图1的无源状态下的电压降低得多的电压降。考察图4和4A，可以看出两种情况下V+信号和V-信号都被发送到控制电路内的相同点，V+到达锁存器的电阻器侧，V-到达锁存器的MOSFET侧。然而，读出信号被发送到相反的锁存器极。在图4中，它到达晶体管M2的漏极，而在图4A中，它到达晶体管M1的漏极。这是由于读出信号的极性反转。在这两种电路中，正向状态(ICD的栅极开启)对应于信号1相对于信号2为负。
虽然锁存器的整形特性是方便的，但在许多情况下电路正确运行并不需要整个锁存器。例如，在图4A中，如果电阻器R3和晶体管M1被去除，那么在输入信号性能良好的情况下，电路仍能正常工作。
图5示出具有N-沟道MOSFET的相同控制电路。注意二极管已被反转，使得ICM上的电压在ICM关断时将给电容器充电。现在读出信号是栅极输入电极。
图6示出相同的控制电路，只是采用的是p-沟道MOSFET器件。注意现在所有的MOSFET都是p-沟道器件并且施加到控制电路的电压的极性被反向。
在图5和6的ICM中，控制电路接收栅极控制信号并将增强的栅极控制信号提供给场效应晶体管。该增强的信号可被增强电压摆幅(更大的摆幅)，或可被增加电流驱动以快速充电和放电晶体管栅极电容(尤其是在功率晶体管的情况下)，可被增加栅极驱动转变的速度以增加开启和关断的速度，或可被增加这些或其它参数的任意组合。同样，由于其改善的性能，ICM可用在更大集成电路中，或可被封装作为三端器件并用来代替传统FET。
虽然在此已公开并描述了本发明的某些优选实施例，但本领域的技术人员应当理解，在不脱离本发明的精神和范围的情况下可以在本发明中进行各种形式和细节上的改变。
权利要求
1.一种集成电路，其具有与具有源极、漏极和栅极的场效应晶体管耦接的芯片上电源，该电源包括电荷存储器件和电流引导器件；电荷存储器件的第一端子连接到场效应晶体管的源极，电荷存储器件的第二端子连接到电流引导器件的阴极，并且电流引导器件的阳极连接到该晶体管的漏极。
2.如权利要求1的电路，其中电荷存储器件是电容器。
3.如权利要求1的电路，其中电流引导器件是二极管。
4.如权利要求1的电路，其中电荷存储器件的第一和第二端子之间的电压用于为控制电路供电。
5.如权利要求4的电路，其中控制电路用于驱动晶体管的栅极。
6.如权利要求5的电路，其中场效应晶体管的本体连接到漏极并且其中控制电路响应于源极和漏极之间的电压的极性开启和关断场效应晶体管。
7.如权利要求5的电路，其中场效应晶体管的本体连接到源极，并且其中控制电路响应于栅极控制信号开启和关断场效应晶体管
8.如权利要求7的电路，其中该电路被封装为三端器件。
9.如权利要求1的电路，其中场效应晶体管是n-沟道MOSFET。
10.如权利要求1的电路，其中场效应晶体管是p-沟道MOSFET。
11.如权利要求1的电路，其中场效应晶体管是n-沟道JFET。
12.如权利要求1的电路，其中场效应晶体管是p-沟道JFET。
13.如权利要求1的电路，其中场效应晶体管起整流二极管的作用。
14.一种集成电路，包括电容器；二极管；具有第一和第二端子以及控制端子的场效应晶体管；该电容器和二极管串联连接在该晶体管的第一和第二端子之间；与该电容器耦接并与该控制端子耦接的控制电路；电容器内的电荷用于对控制晶体管的控制端子上的电压的控制电路供电。
15.如权利要求14的电路，其中控制电路对该晶体管的第一和第二端子之间的电压有响应。
16.如权利要求15的电路，其中控制电路被配置以控制该控制端子上的电压，以便当第一端子和第二端子之间的电压为第一极性时开启晶体管，并且当第一端子和第二端子之间的电压为与第一极性相反的第二极性时关断晶体管，当第一端子和第二端子之间的电压为第二极性时电流引导器件是导电的。
17.如权利要求16的电路，其中第一端子是源极，第二端子是漏极且控制端子是栅极，该栅极连接到控制电路。
18.如权利要求17的电路，其中该电路被封装为二端器件。
19.如权利要求14的电路，其中控制电路对向其提供的控制信号有响应。
20.如权利要求19的电路，其中电路被封装为三端器件。
21.如权利要求19的电路，其中控制电路被配置成响应于控制信号控制控制端子上的电压，从而响应于晶体管开启控制信号提供晶体管的增强的开启。
22.如权利要求21的电路，其中电流引导器件被定向成当晶体管关断时给电荷存储器件提供充电电流。
23.如权利要求14的电路，其中晶体管是FET。
24.如权利要求14的电路，其中FET是n-沟道MOSFET。
25.如权利要求14的电路，其中FET是p-沟道MOSFET。
26.如权利要求14的电路，其中FET是n-沟道JFET。
27.如权利要求14的电路，其中FET是p-沟道JFET。
28.如权利要求14的电路，其中场效应晶体管起整流二极管的作用。
29.一种电路，包括集成电路，该集成电路包括电荷存储器件；电流引导器件；具有本体、源极、漏极和栅极的场效应晶体管；以及控制电路，该电荷存储器件和电流引导器件串联连接在晶体管的源极端和漏极端之间，该电荷存储器件上的电荷被耦合到控制电路并作为其电源，控制电路具有耦合到场效应晶体管的栅极的输出，当源极和漏极之间的电压为第一极性时控制电路开启晶体管，并且当源极和漏极之间的电压为第二极性时控制电路关断晶体管，当源极和漏极之间的电压为第二极性时电流引导器件具有给电荷存储器件充电的极性。
30.如权利要求29的电路，其中电荷存储器件是电容器。
31.如权利要求30的电路，其中电流引导器件是二极管。
32.如权利要求29的电路，其中场效应晶体管其栅极连接到控制电路的集成电路二极管。
33.如权利要求29的电路，其中该电路被封装作为二端器件。
34.如权利要求29的电路，其中晶体管是FET。
35.如权利要求29的电路，其中FET是n-沟道MOSFET。
36.如权利要求29的电路，其中FET是p-沟道M0SFET。
37.如权利要求29的电路，其中FET是n-沟道JFET。
38.如权利要求29的电路，其中FET是p-沟道JFET。
39.一种电路，包括集成电路，该集成电路包括电容器；二极管；具有源极、漏极、栅极和连接到漏极的本体的n-沟道场效应晶体管；以及控制电路；该电容器和二极管串联连接在源极和漏极之间，当源极电压高于漏极电压时该二极管导通以给该电容器充电，该电容器被耦接到控制电路并作为其电源，控制电路具有耦合到场效应晶体管的栅极的输出，当漏极上的电压高于源极上的电压时控制电路开启晶体管，并且当源极上的电压高于漏极上的电压时控制电路关断晶体管。
40.如权利要求39的电路，其中场效应晶体管的沟道在源极和漏极处于相同的电压时是导电的。
41.如权利要求39的电路，其中该电路被封装为二端器件。
42.一种电路，包括集成电路，该集成电路包括电容器；二极管；具有源极、漏极、栅极和连接到源极的本体的场效应晶体管；以及控制电路；该电容器和二极管串联连接在源极和漏极之间，当晶体管关断时该二极管导通以给电容器充电，该电容器被耦接到控制电路并作为其电源，控制电路具有栅极控制输入并提供耦合到场效应晶体管的栅极的输出，以响应于栅极控制输入向该场效应晶体管提供增强的栅极控制信号。
43.如权利要求42的电路，其中场效应晶体管是n-沟道MOSFET。
44.如权利要求42的电路，其中场效应晶体管是p-沟道MOSFET。
45.如权利要求42的电路，其中场效应晶体管是n-沟道JFET。
46.如权利要求42的电路，其中场效应晶体管是p-沟道JFET。
47.如权利要求42的电路，其中电路被封装为三端器件。
全文摘要
一种用于从外部信号电路抽取电能以对集成电路二极管(ICD)的芯片上元件供电的技术利用了集成的二极管和电容器。在ICD阻挡外部电流流动期间，电容器被外部施加电压充电。然后已被充电的电容器充当电池以对芯片上电路供电，从而为ICD工作提供有源控制。该ICD可被提供为二端分立二极管，或被集成到更大的IC上。利用低功率逻辑信号触发将提供比该逻辑信号可提供的大得多的栅极驱动的内部电路，前述技术可被用于“自供电的”MOSFET IC(ICM)。该电路也可被提供为分立三端元件，或被集成到更大的IC内。
文档编号G05F1/56GK1781065SQ200480011289
公开日2006年5月31日 申请日期2004年2月24日 优先权日2003年2月26日
发明者R·A·梅茨勒 申请人:集成离散设备有限责任公司