专利名称：恒压电源电路和测试恒定电压源的方法
技术领域：
本发明通常涉及恒压电源电路和测试该恒定电压源的方法，尤其涉及一种具有过流保护电路的恒压电源电路和通过精确地测量该过流保护电路的设定电流值来测试这种恒压电源电路的方法。
背景技术：
通常，过流保护电路被提供来抑制恒压电源电路的输出电流为预定电流值或更低，从而防止损坏负载或电源电路，即使恒压电源电路的输出电流由于超负载、输出端的短路等而异常增加。
作为过流保护电路中采用的普通方法，存在两种方法，第一种方法是如果输出电流增加到预定电流，那么通过抑制输出电流增加超过预定电流来减小输出电压，而第二种方法是减小输出电压，并且还减小输出电流。根据第二种方法，通常获得的电压电流特性形成数字“7”的形状。根据第二种方法，为输出电流与输出电压的乘积的输出功率的增加较小，并且过流保护电流的操作期间在电源电路内的功率消耗相对较小。为此，尽管电路结构变得稍微复杂，但是在电源电路中可以使用便宜的部件，从而使得第二种方法普及。
图1示出了具有利用第一和第二方法的过流保护电路的传统稳压电源电路的示例电路图。例如，恒压电源电路可以来源于日本待审专利申请No.2002-169618和No.2003-67062。
在图1中，恒压电源电路100形成具有利用第一种方法的第一过流保护电路101和利用第二种方法的第二过流保护电路102的串联调节器。
图2示出了图1中所示的恒压电源电路100的输出电流与输出电压的特性图。在图2中，纵坐标表示输出电压Vo，横坐标表示输出电流io，两者都是任意单位的。
接着，将参考图2来描述第一和第二过流保护电路101和102的过流保护操作。
图1中所示的PMOS晶体管M2的元件尺寸比用于输出电压控制的PMOS晶体管M1的元件尺寸小得多。为此，PMOS晶体管M2的漏极电流id2比PMOS晶体管M1的漏极电流id1小。然而，PMOS晶体管M1和M2的栅极连接到差分放大器电路A1的输出端，PMOS晶体管M1和M2的源极连接到电源电压Vdd。因此，漏极电流id2与漏极电流id1成比例。从参考电压产生电路2产生的参考电压Vref被输入到差分放大器电路A1的反转输入端。
漏极电流id2变成NMOS晶体管M3的漏极电流id3，该NMOS晶体管M3与NMOS晶体管M4一起形成电流反射镜电路。因此，NMOS晶体管M4的漏极电流id4与漏极电流id2成比例。另外，当NMOS晶体管M3和M4由具有相同特性的晶体管形成时，漏极电流id4变得等于漏极电流id2。
漏极电流id1是流经由电阻器R1和R2组成的串联电路的输出电流io与电流ir之和。但是由于电流ir被设定为相当小的电流值，因此漏极电流id1可被认为等于输出电流io，所述过流保护电路在该电流值进行操作。为此，NMOS晶体管M4的漏极电流id4也与漏极电流id1成比例，也就是，与输出电流io成比例。而且，由于漏极电流id4流入电阻器R3，因此电阻器R3两端的电压降与输出电流io成比例。
当输出电流io达到图2中点c处的最大负载电流imax时，电阻器R3两端的电压降变成PMOS晶体管M5的阈值电压。而且，当输出电流io超过最大负载电流imax时，PMOS晶体管M5导通，以便增加PMOS晶体管M1的栅极电压，从而抑制了PMOS晶体管M1的漏极电流id1的增加，也就是，抑制了输出电流io的增加。结果，在输出电流io保持为如图2所示的最大负载电流imax的情况下，输出电压Vo减小。
另外，PMOS晶体管M6的元件尺寸比PMOS晶体管M1的元件尺寸小得多。PMOS晶体管M6的栅极连接到差分放大器电路A1的输出端，并且PMOS晶体管M6的源极连接到电源电压Vdd，类似于上述的PMOS晶体管M1和M2。因此，PMOS晶体管M6的漏极电流id6也与输出电流io成比例。因为漏极电流id6流入电阻器R4，因此电阻器R4两端的电压降与输出电流io成比例。
另外，当输出电压Vo减小时，差分放大器电路A2的输出电压减小，从而降低了PMOS晶体管M7的栅极电压。因此，PMOS晶体管M7导通，并且增加PMOS晶体管M1的栅极电压，漏极电流id1减小。结果，输出电压Vo进一步减小，以及输出电压Vo和输出电流io如图2所示减小。图2中点c处表示的短路电流is是当输出电压Vo减小为0V时流动的电流。
经由产生偏压Vs的偏压产生电路7，将差分放大器电路A2的非反转输入端连接到用于连接电阻器R1和R2的节点。然而，当另外提供了用于检测输出电压的电阻器时，可以将不同的电压输入到差分放大器电路A2的非反转输入端。
当测试恒压电源电路100时，必须测量如上所述的最大负载电流imax和短路电流is的电流值。然而，精确地测量这些电流值是比较困难的。
例如，当测量图1中所示的恒压电源电路100的最大负载电流imax和短路电流is的电流值时，安培计13和有效负载12连接到输出端OUT。在这种情况下，由于输出端OUT的接触阻抗或连接到地电压的有效负载12的连接端与地电压连接的接触阻抗，无法精确地设定测量最大负载电流imax和短路电流is所需的输出电压Vo。另外，因为输出电压Vo不能精确地减小到0V，因此即使短路电流is最初具有图2中所示的点C处的电流值，实际上测量了点D处的电流值，并且难以精确地测量短路电流is。在图2中，Voscm表示当测量短路电流is时输出电压Vo的电压值。
而且，如果过流保护电路仅由第二过流保护电路102组成，或者第二过流保护电路102开始操作的输出电压的电压值Vo1与额定输出电压Voro接近，则输出电流io变得不稳定。结果，即使最大负载电流imax最初具有如图2中所示的点c处的电流值，实际上测量了点d处的电流值，也难以精确地测量最大负载电流imax。
发明内容
因此，本发明的一般方面是提供一种新颖并有用的恒压电源电路以及测试该恒压电源电路的方法，其中解决了上述的问题。
本发明的其他和更具体的方面是提供一种恒压电源电路和测试该恒压电源电路的方法，其能够精确地测量最大负载电流和/或短路电流，而不需要复杂的电路结构。
本发明的其他和更具体的方面是提供一种恒压电源电路，用于将经由输入端接收的输入电压转换为经由输出端输出到负载的预定恒压，所述负载耦合到输出端，包括恒压电路部分，其被配置成将输入电压转换为预定恒压；第一过流保护电路部分，其被配置成，当输出电压是额定电压时，如果输出电流大于或等于预定最大值，则在维持经由输出端输出的输出电流为预定最大值的同时，控制所述恒压电路部分从而减小输出电压；和第二过流保护电路部分，其被配置成，当输出电压被第一过流保护电路部分减小到预定值时，如果输出电压减小到地电压，则控制所述恒压电路部分从而减小输出电压和输出电流，并且经由输出端输出短路电流，其中所述第二过流保护电路部分响应有效的第一测试信号被禁能。根据本发明的恒压电源电路，能够容易并精确地测量最大负载电流和/或短路电流，而不需要复杂的电路结构。
本发明的其他和更具体的方面是提供一种恒压电源电路，用于将经由输入端接收的输入电压转换为经由输出端输出到负载的预定恒压，所述负载耦合到输出端，包括恒压电路部分，其被配置成将输入电压转换为预定恒压；和第二过流保护电路部分，其被配置成，在输出电压是额定电压的情况下，当输出电流大于或等于预定最大值时，如果输出电压减小到地电压，则控制所述恒压电路部分减小从而输出电压和从输出端输出的输出电流，并且经由输出端输出短路电流，其中，当输出电流响应有效的第二测试信号而变得大于或等于短路电流时，所述第二过流保护电路部分控制所述恒压电路部分而将输出电压减小到地电压。根据本发明的恒压电源电路，能够容易并精确地测量短路电流，而不需要复杂的电路结构。
本发明的其他和更具体的方面是提供一种测试恒压电源电路的方法，所述恒压电源电路包括恒压电路部分，其被配置成将经由输入端输入的输入电压转换为经由输出端输出的预定恒压；第一过流保护电路部分，其被配置成，当输出电压是额定电压时，如果输出电流大于或等于预定最大值，则在维持经由输出端输出的输出电流为预定最大值的同时，控制所述恒压电路部分以便减小输出电压；和第二过流保护电路部分，其被配置成，当输出电压被第一过流保护电路部分减小到预定值时，如果输出电压减小到地电压，则控制所述恒压电路部分以便减小输出电压和输出电流，并且经由输出端输出短路电流，所述方法包括响应有效的第一测试信号停止操作第二过流保护电路部分；通过调节流向与输出端耦合的负载的电流，将输出电压减小到地电压；和测量输出电流。根据本发明的方法，能够容易并精确地测量最大负载电流和/或短路电流，而不需要复杂的电路结构。
本发明的其他和更具体的方面是提供一种测试恒压电源电路的方法，所述恒压电源电路包括恒压电路部分，其被配置成将经由输入端输入的输入电压转换为经由输出端输出的预定恒压；第二过流保护电路部分，其被配置成，在输出电压是额定电压的情况下，当输出电流大于或等于预定最大值时，如果输出电压减小到地电压，则控制所述恒压电路部分减小输出电压和从输出端输出的输出电流，并且经由输出端输出短路电流，所述方法包括响应有效的第二测试信号而通过第二过流保护电路部分释放被配置成接收与输出电压成比例的电压的输入端；不管输出电压如何，通过第二过流保护电路部分将输入端控制到地电压；调节流向与输出端耦合的负载的电流，从而将输出电压减小到地电压；和测量输出电流。根据本发明的方法，能够容易并精确地测量短路电流，而不需要复杂的电路结构。
当结合附图阅读下列详细描述，本发明的其他方面和进一步的特征将明显。
图1示出了具有采用第一种和第二种方法的过流保护电路的传统恒压电源电路的示例电路图；图2示出了图1中所示的恒压电源电路的输出电流与输出电压特性的图；图3示出了根据本发明的恒压电源电路的第一实施例的电路图；图4示出了图3中所示的恒压电源电路的输出电流与输出电压特性的图；图5示出了根据本发明的恒压电源电路的第二实施例的电路图；图6示出了图5中所示的恒压电源电路的输出电流与输出电压特性的图；图7示出了根据本发明的恒压电源电路的第三实施例的电路图；和图8示出了图7中所示的恒压电源电路的输出电流与输出电压特性的图。
具体实施例方式
通过参考图3及其随后的附图，将描述根据本发明的恒定电压源电路和测试根据本发明的恒压电源电路的方法的实施例。
图3示出了根据本发明的恒压电源电路的第一实施例的电路图。恒压电源电路的该第一实施例采用测试根据本发明的恒压电源电路的方法的第一实施例。在图3中，用相同的附图标记来指代与图1中相应部分基本相同的那些部件。
图3中所示的恒压电源电路1可被集成在具有预定功能的半导体设备中。将电源电压Vdd输入到输入端IN，并且经由输出端OUT输出为在恒压电源电路1中产生的预定恒压的输出电压Vo。
恒压电源电路1包括参考电压产生电路2，用于产生预定参考电压Vref；电阻器R1和R2，用于对输出电压Vo分压以便产生分压VFB，并且用于检测输出电压Vo；PMOS晶体管M1，用于通过根据输入到其栅极的信号而控制输出到输出端OUT的输出电流io来控制输出电压Vo；和差分放大器电路A1，用于控制PMOS晶体管M1的操作，从而分压VFB变成参考电压Vref。恒压电源电路1还包括第一过流保护电路3和第二过流保护电路4。当从输出端OUT输出的输出电流增加到预定电流值时，第一过流保护电路3抑制输出电流io的增加超过预定电流值，并且减小输出电压Vo。当输出电压Vo被第一过流保护电路3减小到预定电压值Vo1时，第二过流保护电路4减小输出电压Vo和输出电流io。
第一过流保护电路3包括PMOS晶体管M2和M5、NMOS晶体管M3和M4、和电阻器R3。第二过流保护电路4包括差分放大器电路A21、PMOS晶体管M6和M7、电阻器R4、和偏置电压产生电路7，该偏置电压产生电路7用于产生偏置电压Vs，该偏置电压被加到输入到差分放大器电路A21的非反转输入端的电压。
参考电压产生电路2、差分放大器电路A1以及电阻器R1和R2形成输出电压控制部分。输出电压控制部分和PMOS晶体管M1形成恒压电路部分，用于将经由输入端IN接收的输入电压转换为经由输出端OUT输出的预定恒压(也就是，输出电压Vo)。第一过流保护电路3形成第一过流保护电路部分，第二过流保护电路4形成第二过流保护电路部分。另外，PMOS晶体管M6和电阻器R4形成电流到电压转换电路，并且偏置电压产生电路7形成偏置电压产生部分。而且，偏置电压产生电路7、PMOS晶体管M7和差分放大器电路A21形成控制电路。
PMOS晶体管M1连接在输入端IN与输出端OUT之间。电阻器R1和R2串联连接在输出端OUT与地电压之间。参考电压Vref被输入到差分放大器电路A1的反转输入端，并且从连接电阻器R1和R2的节点获得的分压VFB被输入到差分放大器电路A1的非反转输入端。差分放大器电路A1的输出端连接到PMOS晶体管M1的栅极。
在第一过流保护电路3中，PMOS晶体管M2的源极连接到输入端IN，PMOS晶体管M2的栅极连接到PMOS晶体管M1的栅极。PMOS晶体管M3连接在PMOS晶体管M2的漏极与地电压之间。NMOS晶体管M3的栅极连接到NMOS晶体管M3的漏极。NMOS晶体管M4与NMOS晶体管M3形成电流反射镜电路。NMOS晶体管M4的源极连接到地电压，NMOS晶体管M4的栅极连接到NMOS晶体管M3的栅极。电阻器R3连接在输入端IN与NMOS晶体管M4的漏极之间。PMOS晶体管M5的栅极连接到连接电阻器R3和NMOS晶体管M4的漏极的节点，PMOS晶体管M5的源极连接到输入端IN。PMOS晶体管M5的漏极连接到PMOS晶体管M1的栅极。
在第二过流保护电路4中，PMOS晶体管M6的栅极连接到PMOS晶体管M1的栅极，PMOS晶体管M6的源极连接到输入端IN。电阻器R4连接在PMOS晶体管M6的漏极与地电压之间。连接PMOS晶体管M6和电阻器R4的节点连接到差分放大器电路A21的反转输入端。偏置电压产生电路7向差分放大器电路A21的非反转输入端输入通过将偏置电压Vs加到分压VFB而获得的电压。差分放大器电路A21的输出端连接到PMOS晶体管M7的栅极。另外，PMOS晶体管M7连接在输入端IN与PMOS晶体管M1的栅极之间。外部的第一测试信号ST1从外部的恒压电源电路1被输入到差分放大器电路A21。当第一测试信号ST1有效时，也就是，第一测试信号ST1具有有效的电平时，差分放大器电路A21的操作停止，并且差分放大器电路A21的输出端变成高电平。
差分放大器电路A1放大参考电压Vref与分压FEB之间的误差，并且向PMOS晶体管M1的栅极输出放大的误差信号。由此，通过该放大的误差信号来控制PMOS晶体管M1的操作，从而输出电压Vo被控制为恒定电压值。
图4示出了图3中所示的恒压电源电路1的输出电流与输出电压特性的图。在图4中，纵坐标表示输出电压Vo，横坐标表示输出电流io，它们都是任意单位的。在图4中，Ia表示第一过流保护电路3的限制特性，IIa表示第二过流保护电路4的限制特性，IIIa表示第一过流保护电路3在测试操作期间的特性。
接着，将参考图4来描述图3中所示的第一和第二过流保护电路3和4在当第一测试信号ST1无效时、也就是第一测试信号ST1具有无效电平时、在正常操作期间的操作。第二过流保护电路4响应无效的第一测试信号ST1而使能。
使用的PMOS晶体管M2的元件尺寸与PMOS晶体管M1的元件尺寸相比相当小，因此，PMOS晶体管M2的漏极电流id2小于PMOS晶体管M1的漏极电流id1。但是由于PMOS晶体管M1和M2的栅极共同连接到差分放大器电路A1的输出端，以及PMOS晶体管M1和M2的源极共同连接到电源电压Vdd，因此漏极电流id2与漏极电流id1成比例。
漏极电流id2变成NMOS晶体管M3的漏极电流id3，该NMOS晶体管M3与NMOS晶体管M4一起形成电流反射镜电路。因此，NMOS晶体管M4的漏极电流id4与漏极电流id2成比例。另外，当NMOS晶体管M3和M4由具有相同特性的晶体管形成时，漏极电流id4变得等于漏极电流id2。
漏极电流id1是输出电流io与流经由电阻器R1和R2组成的串联电路的电流之和。但是由于该电流被设定为非常小的电流值，因此漏极电流id1可以被认为等于输出电流io，过流保护电路在该电流值处操作。为此，NMOS晶体管M4的漏极电流id4也与漏极电流id1成比例，也就是，与输出电流io成比例。而且，由于漏极电流id4流到电阻器R3，因此电阻器R3两端的电压降与输出电流io成比例。
当输出电流io达到最大负载电流imax，即在图4所示的点a处的输出电流io的额定最大值时，第一过流保护电路3开始操作，并且电阻器R3两端的电压降变成PMOS晶体管M5的阈值电压。而且，当输出电流io超过最大负载电流imax时，PMOS晶体管M5导通以增加PMOS晶体管M1的栅极电压，从而抑制PMOS晶体管M1的漏极电流id1的增加，也就是，输出电流io的增加。因此，如图4所示，在输出电流io保持为最大负载电流imax的状态下，输出电压Vo减小。
另外，所使用的PMOS晶体管M6的元件大小比PMOS晶体管M1的元件大小要小得多。PMOS晶体管M6的栅极连接到差分放大器电路A1的输出端，PMOS晶体管M6的源极连接到电源电压Vdd，这与上述的PMOS晶体管M1和M2类似。因此，PMOS晶体管M6的漏极电流id6也与输出电流io成比例。由于漏极电流id6流入电阻器R4，因此电阻器R4两端的电压降与输出电流io成比例。
另外，当输出电流Vo下降到图4中所示的电压Vo1时，第二过流保护电路4开始操作，并且电阻器R4两端的电压降变成等于通过将偏置电压Vs加到分压VFB而获得的电压。而且，当输出电压Vo减小时，差分放大器电路A21的输出电压减小，从而降低PMOS晶体管M7的栅极电压。因此，PMOS晶体管M7导通并且增加PMOS晶体管M1的栅极电压，以及漏极电流id1减小。结果，输出电压Vo进一步减小，并且输出电压Vo和输出电流io两者如图4中所示减小。在图4中点b处表示的短路电流is是当输出电压Vo减小为0V时流动的输出电流io。因此，当第一测试信号ST1无效时，恒压电源电路1如图4中的实线所示操作。
差分放大器电路A21的非反转输入端经由产生电压Vs的偏压产生电路7连接到用于连接电阻器R1和R2的节点。然而，所述连接不限于此。例如，差分放大器电路A21的非反转输入端可以经由偏压产生电路7连接到与输出电压Vo成比例的电压。
接着，将描述当第一测试信号ST1有效和执行测试操作时图3中所示的恒压电源电路1的操作。第二过流保护电路4响应有效的第一测试信号ST1而禁能。
将第一测试信号ST1输入到差分放大器电路A21。如上所述，第一测试信号ST1在正常操作期间被设定为无效，并且差分放大器电路A21在正常操作期间如上所述操作。当测试恒压电源电路1时，通过在输出端OUT与地电压之间连接安培计13和等效负载12来测量最大负载电流imax的电流值。由于第一测试信号ST1在测试操作期间有效，因此差分放大器电路A21停止操作，并且差分放大器电路A21的输出端变成高电平，从而截止PMOS晶体管M7。因此，在测试操作期间，第二过流保护电路4对PMOS晶体管M1的栅极电压有较小的影响。
接着，调节等效负载12，因此输出电压Vo假设电压值稍微低于额定输出电压Voro。这种状态中的输出电流io是最大负载电流imax。由于通过有效的第一测试信号ST1来停止差分放大器电路A21的操作，因此仅第一过流保护电路3操作以保护恒压电源电路1不受过流的影响。为此，即使当输出电压Vo减小到预定Vo1或更小时，输出电压Vo也急剧下降(即，垂直地)到0V，如由4中的点a处的虚线所示，并且即使当输出电压Vo在测试操作期间稍微改变时，也能够进行最大负载电流imax的稳定测量。
因此，根据该第一实施例的恒压电源电路1，通过有效的第一测试信号ST1停止差分放大器电路A21的操作，在测试操作期间停止第二过流保护电路4的操作，并且通过仅增加简单电路就可以精确地测量最大负载电流imax。
图5示出了根据本发明的恒压电源电路的第二实施例的电路图。该恒压电源电路的第二实施例利用测试根据本发明的恒压电源电路的方法的第二实施例。在图5中，通过相同的附图标记来指代基本与图3中的那些对应部件相同的那些部件，将省略对其的描述。
上述的第一实施例能够进行最大负载电流imax的稳定和精确的测量。该第二实施例还能够进行短路电流is的精确测量。
图5中所示的恒压电源电路1a与图3中所示的恒压电源电路1的不同之处在于第二过流保护电路4a被附加提供有NMOS晶体管M8和开关SW1，它们都由从外部的恒压电源电路1a输入的外部第二测试信号ST2控制。
也就是，图5中所示的恒压电源电路1a包括参考电压产生电路2、用于检测输出电压Vo的电阻器R1和R2、用于控制输出电压Vo的PMOS晶体管M1、差分放大器电路A1、第一过流保护电路3、以及第二过流保护电路4a，当输出电压Vo被第一过流保护电路3减小到预定电压Vo1时，该第二过流保护电路4a减小输出电压Vo和输出电流io。
第二过流保护电路4a包括差分放大器电路A21、PMOS晶体管M6和M7、NMOS晶体管M8、电阻器R4、由电开关形成的开关SW1、和偏压产生电路7。
第二过流保护电路4a形成第二过流保护电路部分，NMOS晶体管M8和开关SW1形成开关电路。
在第二过流保护电路4a中，PMOS晶体管M6的栅极连接到PMOS晶体管M1的栅极，PMOS晶体管M6的源极连接到输入端IN。电阻器R4连接在PMOS晶体管M6的漏极与地电压之间。连接PMOS晶体管M6与电阻器R4的节点连接到差分放大器电路A21的反转输入端。偏压产生电路7和NMOS晶体管M8串联连接在差分放大器电路A21的反转输入端与地电压之间。偏压产生电路7和开关SW1串联连接在差分放大器电路A21的非反转输入端与分压VFB之间。NMOS晶体管M8和开关SW1的操作由第二测试信号ST2控制。
图6示出了图5中所示的恒压电源电路1a的输出电流与输出电压特性的图。在图6中，纵坐标表示输出电压Vo，横坐标表示输出电流io，它们都是任意单位的。在图6中，Ib表示第一过流保护电路3的限制特性，IIb表示第二过流保护电路4a的限制特性，IIIb表示第一过流保护电路3在测试操作期间的特性，而IVb表示第二过流保护电路4a在测试操作期间的特性。
在正常操作期间，第一测试信号ST1和第二测试信号ST2都被设定为无效。因此，NMOS晶体管M8截止以呈现非导通状态，而开关SW1导通以呈现导通状态。结果，在正常操作期间，恒压电源电路1a类似于第一实施例的恒压电源电路1操作。
接着，将描述恒压电源电路1a的测试操作。
当测量最大负载电流imax时，第一测试信号ST1被设定为有效，并且第二测试信号ST2被设定为无效。结果，对于其中第一测试信号ST1有效的情况，恒压电源电路1a类似于第一实施例的恒压电源电路1操作。在这种状态下，安培计13和等效负载12串联连接于输出端OUT与地电压之间，并且调节等效负载12，从而输出电压Vo变成稍微低于额定输出电压Voro的电压。这种状态下的输出电流io是最大负载电流imax。由于差分放大器电路A21的操作由有效的第一测试信号ST1停止，因此仅第一过流保护电路3操作，而第二过流保护电路4a不操作。为此，即使当输出电压Vo减小到预定Vo1或更低时，输出电压Vo急剧(即、垂直)下降到0V，如由图6中的点a处的虚线所示，并且即使当测试操作期间输出电压Vo稍微改变时，也能够进行最大负载电流imax的稳定测量。
接着，当测量短路电流is时，第一测试信号ST1被设定为无效，而第二测试信号ST2被设定为有效。结果，NMOS晶体管M8导通，而开关SW1断开，并且在这种情况下等于偏压Vs的电压被输入到差分放大器电路A21的非反转输入端。因此，差分放大器电路A21通过使用PMOS晶体管M7来控制PMOS晶体管M1的操作，从而被施加到差分放大器电路A21的反转输入端的电压变成等于偏压Vs。换句话说，分压VFB在这种状下为0V，输出电压Vo是0V。
随后调节等效负载12，以便调节输出电流io，并且如果输出电流io低于短路电流is，则差分放大器电路A21的输出端呈现高电平。当差分放大器电路A21的输出端具有高电平时，PMOS晶体管M7截止。因此，PMOS晶体管M1的控制不受PMOS晶体管M7的影响，而输出电压Vo被维持在额定输出电压Voro。
当输出电流io变成大于或等于短路电流is时，电阻器R4两端的电压降超过偏压Vs。因此，差分放大器电路A21的输出电压下降，并且经由PMOS晶体管M7控制PMOS晶体管M1，从而抑制输出电流io的增加和急剧地(即、垂直地)减小输出电压Vo，如图6中点b处的虚线所示。因此，能够精确地测量短路电流is。
根据该第二实施例的恒压电源电路1a，当第一测试信号ST1有效和第二测试信号ST2无效时，能够获得与通过上述第一实施例可获得的那些。另外，当第一测试信号ST1无效和第二测试信号ST2有效时，差分放大器电路A21的输出端呈现与当输出电压Vo变成0V时相同的状态，并且通过调节该状态中的等效负载12，能够急剧地(即，垂直地)减小输出电压Vo，并且精确地测量短路电流is。
图7示出了根据本发明的恒压电源电路的第三实施例的电路图。该恒压电源电路的第三实施例利用测试根据本发明的恒压电源电路的方法的第三实施例。在图7中，通过相同的附图标记来指代基本与图3中的那些对应部件相同的那些部件，将省略对其的描述。
上述的第二实施例能够进行最大负载电流imax和短路电流is的测量。在该第三实施例中，仅必须测量短路电流is，因此，省略了第一过流保护电路3。
图7中所示的该第三实施例的恒压电源电路1b与图3中所示的恒压电源电路1的不同之处在于省略了第一过流保护电路3和第一测试信号ST1，并且仅第二过流保护电路4b被提供为过流保护电路。
图7中所示的恒压电源电路1b包括参考电压产生电路2、用于检测输出电压Vo的电阻器R1和R2、用于控制输出电压Vo的PMOS晶体管M1、差分放大器电路A1、以及第二过流保护电路4b，当输出电流io增加到预定电流值时，该第二过流保护电路4b减小输出电压Vo和减小输出电流io。
第二过流保护电路4b包括差分放大器电路A21、PMOS晶体管M6和M7、NMOS晶体管M8、电阻器R4、由电开关形成的开关SW1、和偏压产生电路7。
在第二过流保护电路4b中，PMOS晶体管M6的栅极连接到PMOS晶体管M1的栅极，PMOS晶体管M6的源极连接到输入端IN。电阻器R4连接在PMOS晶体管M6的漏极与地电压之间。连接PMOS晶体管M6与电阻器R4的节点连接到差分放大器电路A21的反转输入端。偏压产生电路7和NMOS晶体管M8串联连接在差分放大器电路A21的反转输入端与地电压之间。偏压产生电路7和开关SW1串联连接在差分放大器电路A21的非反转输入端与分压VFB之间。NMOS晶体管M6和开关SW1的操作由第二测试信号ST2控制。
图8示出了图7中所示的恒压电源电路的输出电流与输出电压特性的图。在图8中，纵坐标表示输出电压Vo，横坐标表示输出电流io，它们都是任意单位的。在图8中，IIc表示第二过流保护电路4b的限制特性，IVc表示第二过流保护电路4b在测试操作期间的特性。
接着，将参考图8描述图7中所示的第二过流保护电路4b的操作。
在正常操作期间，第二测试信号ST2被设定为无效。因此，NMOS晶体管M8截止以呈现非导通状态，开关SW1导通以呈现导通状态。为此，在正常操作期间，恒压电源电路1b类似于第一实施例的恒压电源电路1操作。
接着，将描述恒压电源电路1b的测试操作。
当测量短路电流is时，第二测试信号ST2被设定为有效。为此，NMOS晶体管M8导通，开关SW1断开，并且在这种情况下等于偏压Vs的电压被输入到差分放大器电路A21的非反转输入端。因此，差分放大器电路A21通过使用PMOS晶体管M7来控制PMOS晶体管M1的操作，从而被施加到差分放大器电路A21的反转输入端的电压变成等于偏压Vs。换句话说，分压VFB在这种状下为0V，输出电压Vo是0V。
随后调节等效负载12，以便调节输出电流io，并且如果输出电流io低于短路电流is，则差分放大器电路A21的输出端呈现高电平。当差分放大器电路A21的输出端具有高电平时，PMOS晶体管M7截止。因此，PMOS晶体管M1的控制不受PMOS晶体管M7的影响，而输出电压Vo被维持在额定输出电压Voro。
当输出电流io变成大于或等于短路电流is时，电阻器R4两端的电压降超过偏压Vs。因此，差分放大器电路A21的输出电压下降，并且经由PMOS晶体管M7控制PMOS晶体管M1，从而抑制输出电流io的增加和急剧地(即、垂直地)减小输出电压Vo，如图8中点b处的虚线所示。因此，能够精确地测量短路电流is。
不必提供开关SW1，以及分压VFB可直接输入到连接NMOS晶体管M8和偏压产生电路7的节点。然而，在这种情况下，当测量短路电流is时，差分放大器电路A21的非反转输入端处的电压也减小到0V，并且输出电压Vo不再被控制，因此输出端OUT处的电压变得近似等于电源电压Vdd。当但是等效负载12被连接并且输出电流io超过短路电流is时，第二过流保护电路4b开始操作，并且输出电压Vo急剧(即、垂直地)减小，如图8中点b处的虚线所示。因此，能够精确地测量短路电流is。
根据该第三实施例的恒压电源电路1b，当第二测试信号ST2被设定为有效时，恒压电源电路1b呈现伪状态，就好像差分放大器电路A21的非反转输入端处于输出电压为0V的状态。为此，调节该伪状态中的等效负载12，能够急剧地(即，垂直地)减小输出电压Vo，并且精确地测量短路电流is。
在上述的第一到第三实施例中的每个实施例中，与差分放大器电路A21分离地或无关地提供偏压产生电路7。然而，代替向差分放大器电路A21外部提供偏压产生电路7，能够在差分放大器电路A21内提供偏压产生电路7。例如，可以使得形成差分放大器电路A21的差分对的两个输入晶体管的元件尺寸不同，因此在差分放大器电路A21的非反转输入端处产生预定偏压。在这种情况下，图3中所示的偏压产生电路7被省略，从而将分压VFB输入到差分放大器电路A21的非反转输入端。而且，图5和7中每个图中所示的偏压产生电路7被省略，并且差分放大器电路A21的非反转输入端连接到用于连接NMOS晶体管M8的漏极和开关SW1的节点。
该申请要求于2005年3月16日向日本专利局提交的日本专利申请No.2005-075229，在此全文引用作为参考。
而且，本发明不限于这些实施例，在不背离本发明的范围的情况下可以进行各种变化和修改。
权利要求
1.一种恒压电源电路，用于将经由输入端接收的输入电压转换为经由输出端输出到负载的预定恒压，所述负载耦合到输出端，该恒压电源电路包括恒压电路部分，其被配置成将输入电压转换为预定恒压；第一过流保护电路部分，其被配置成，当输出电压是额定电压时，如果输出电流大于或等于预定最大值，则在维持经由输出端输出的输出电流为预定最大值的同时，控制所述恒压电路部分从而减小输出电压；和第二过流保护电路部分，其被配置成，当输出电压被第一过流保护电路部分减小到预定值时，如果输出电压减小到地电压，则控制所述恒压电路部分从而减小输出电压和输出电流，并且经由输出端输出短路电流，其中所述第二过流保护电路部分响应有效的第一测试信号而被禁能。
2.如权利要求1所述的恒压电源电路，其中所述恒压电路部分包括晶体管，其被配置成向输出端输出取决于输入到其控制电极的信号的电流；和输出电压控制部分，其被配置成产生参考电压和与输出电压成比例的电压，并且通过放大参考电压与和输出电压成比例的电压之间的误差来向晶体管的控制电极输出信号，和所述第二过流保护电路部分包括电流到电压转换电路，其被配置成将来自输出端的输出电流转换为与输出电流成比例的电压；和控制电路，其包括偏置电压产生部分，该偏置电压产生部分被配置成产生为与输出电压成比例的电压与偏置电压之和的电压，该控制电路被配置成控制晶体管，从而与输出电流成比例的电压变得等于由偏置电压产生部分产生的电压，其中所述控制电路响应有效的第一测试信号而停止控制所述晶体管。
3.如权利要求1所述的恒压电源电路，其中，如果输出电流响应无效的第一测试信号和有效的第二测试信号而变得大于或等于短路电流，则所述第二过流保护电路部分控制恒压电路部分以将输出电压减小到地电压。
4.如权利要求3所述的恒压电源电路，其中所述恒压电路部分包括晶体管，其被配置成向输出端输出取决于输入到其控制电极的信号的电流；和输出电压控制部分，其被配置成产生参考电压和与输出电压成比例的电压，并且通过放大参考电压与和输出电压成比例的电压之间的误差来向晶体管的控制电极输出信号，和所述第二过流保护电路部分包括电流到电压转换电路，其被配置成将来自输出端的输出电流转换为与输出电流成比例的电压；和开关电路，其被配置成专门输出与输出电压成比例的电压和地电压之一；和控制电路，其包括偏置电压产生部分，该偏置电压产生部分被配置成产生为从开关电路输出的电压与偏置电压之和的电压，该控制电路被配置成控制晶体管，从而与输出电流成比例的电压变得等于由偏置电压产生部分产生的电压，其中所述控制电路响应有效的第一测试信号而停止控制所述晶体管，并且所述控制电路响应有效的第二测试信号而输出地电压。
5.一种恒压电源电路，用于将经由输入端接收的输入电压转换为经由输出端输出到负载的预定恒压，所述负载耦合到输出端，该恒压电源电路包括恒压电路部分，其被配置成将输入电压转换为预定恒压；和第二过流保护电路部分，其被配置成，在输出电压是额定电压的情况下，当输出电流大于或等于预定最大值时，如果输出电压减小到地电压，则控制所述恒压电路部分从而减小输出电压和从输出端输出的输出电流，并且经由输出端输出短路电流，其中，当输出电流响应有效的第二测试信号而变得大于或等于短路电流时，所述第二过流保护电路部分控制所述恒压电路部分而将输出电压减小到地电压。
6.如权利要求5所述的恒压电源电路，其中所述恒压电路部分包括晶体管，其被配置成向输出端输出取决于输入到其控制电极的信号的电流；和输出电压控制部分，其被配置成产生参考电压和与输出电压成比例的电压，并且通过放大参考电压与和输出电压成比例的电压之间的误差来向晶体管的控制电极输出信号，和所述第二过流保护电路部分包括电流到电压转换电路，其被配置成将来自输出端的输出电流转换为与输出电流成比例的电压；开关电路，其被配置成专门输出与输出电压成比例的电压和地电压之一；和控制电路，其包括偏置电压产生部分，该偏置电压产生部分被配置成产生为从开关电路输出的电压与偏置电压之和的电压，该控制电路被配置成控制晶体管，从而与输出电流成比例的电压变得等于由偏置电压产生部分产生的电压，其中所述开关电路响应有效的第二测试信号而输出地电压。
7.一种测试恒压电源电路的方法，所述恒压电源电路包括恒压电路部分，其被配置成将经由输入端输入的输入电压转换为经由输出端输出的预定恒压；第一过流保护电路部分，其被配置成，当输出电压是额定电压时，如果输出电流大于或等于预定最大值，则在维持经由输出端输出的输出电流为预定最大值的同时，控制所述恒压电路部分从而减小输出电压；和第二过流保护电路部分，其被配置成，当输出电压被第一过流保护电路部分减小到预定值时，如果输出电压减小到地电压，则控制所述恒压电路部分从而减小输出电压和输出电流，并且经由输出端输出短路电流，所述方法包括响应有效的第一测试信号停止操作第二过流保护电路部分；通过调节流向与输出端耦合的负载的电流，将输出电压减小到地电压；和测量输出电流。
8.如权利要求7所述的用于测试恒压电源电路的方法，其中，当测量输出电流的最大值时，有效的第一测试信号被输入到恒压电源电路。
9.如权利要求7所述的用于测试恒压电源电路的方法，在测量输出电流之前还包括步骤响应无效的第一测试信号而操作第二过流保护电路部分；响应有效的第二测试信号而通过第二过流保护电路部分释放被配置成接收与输出电压成比例的电压的输入端；不管输出电压如何，通过第二过流保护电路部分将输入端控制到地电压；和调节流向与输出端耦合的负载的电流，从而将输出电压减小到地电压。
10.如权利要求9所述的用于测试恒压电源电路的方法，其中，当测量输出电流的最大值时，有效的第一测试信号被输入到恒压电源电路。
11.如权利要求10所述的用于测试恒压电源电路的方法，其中，当测量短路电流时，有效的第二测试信号被输入到恒压电源电路。
12.如权利要求9所述的用于测试恒压电源电路的方法，其中，当测量短路电流时，有效的第二测试信号被输入到恒压电源电路。
13.一种测试恒压电源电路的方法，所述恒压电源电路包括恒压电路部分，其被配置成将经由输入端输入的输入电压转换为经由输出端输出的预定恒压；第二过流保护电路部分，其被配置成，在输出电压是额定电压的情况下，当输出电流大于或等于预定最大值时，如果输出电压减小到地电压，则控制所述恒压电路部分从而减小输出电压和从输出端输出的输出电流，并且经由输出端输出短路电流，所述方法包括响应有效的第二测试信号而通过第二过流保护电路部分释放被配置成接收与输出电压成比例的电压的输入端；不管输出电压如何，通过第二过流保护电路部分将输入端控制到地电压；调节流向与输出端耦合的负载的电流，从而将输出电压减小到地电压；测量输出电流。
14.如权利要求13所述的用于测试恒压电源电路的方法，其中，当测量短路电流时，有效的第二测试信号被输入到恒压电源电路。
全文摘要
提供了一种恒压电源电路，其包括恒压电路部分，其将输入电压转换为预定恒压；第一过流保护电路部分，当输出电压是额定电压时，如果输出电流大于或等于预定最大值，则在维持输出的输出电流为预定最大值的同时，控制所述恒压电路部分从而减小输出电压；和第二过流保护电路部分，当输出电压被第一过流保护电路部分减小到预定值时，如果输出电流减小到地电压，则控制所述恒压电路部分从而减小输出电压和输出电流，并且输出短路电流。所述第二过流保护电路部分响应有效的第一测试信号而被禁能。
文档编号G05F1/573GK1848019SQ20061005918
公开日2006年10月18日 申请日期2006年3月15日 优先权日2005年3月16日
发明者伊藤弘造 申请人:株式会社理光