一种psr恒流恒压ac/dc芯片的制作方法
【专利摘要】本发明涉及一种PSR恒流恒压AC/DC芯片，包括控制芯片和PSR反激式变压器，控制芯片包括软件驱动模块、恒流环路模块、恒压环路模块、软驱动模块，PSR反激式变压器通过反馈电路模块与恒流环路模块相连接，SR反激式变压器通过采样电路模块与恒压环路模块相连接，恒流环路模块和恒压环路模块的输出端分别与软驱动模块相连接。本发明与现有技术相比，提出了一种高精度的恒流恒压芯片设计，使输出电压和输出电流的精度得到大大提高。同时系统拥有较高的整机效率和稳定，在芯片内模块的协调配合下使该芯片具备较高的工作性能。
【专利说明】
一种PSR恒流恒压AC/DC芯片
技术领域
[0001]本发明涉及恒流恒压控制芯片领域，具体涉及一种PSR恒流恒压AC/DC芯片。
【背景技术】
[0002]在当今社会中，人们的日常生活和工作中开始越来越多的使用到电子设备。而电源管理芯片的功能相当于电子设备的“心脏”，它为电子设备起着对电能的转换，分配，安全检测和高效工作的管理功能。发展至今，开关电源已广泛应用在各种电子通信设备中，已经逐渐成为了现代电子信息产业高速发展过程中不可或缺的一种关键核心技术。随着半导体制造工艺技术的发展及集成电路工艺水平的不断改进，开关电源技术朝着高集成度、高效率、高可靠性、低噪声和抗电磁干扰等传统发展方向不断继续发展，传统的大电流高速充电方案具备不可避免的缺点:兼容性较差，充电器成本高，体积大。快速充电方案的提出对电源管理芯片的设计提出了新的挑战，同时对开关电源的发展具有重要的意义。
【发明内容】
[0003]本发明的目的就是提供一种PSR恒流恒压AC/DC芯片，其可有效的解决上述问题，精确控制输出的恒流和恒压精度，同时保证了系统的简化和高效。
[0004]为实现上述目的，本发明采用了以下技术方案:
[0005]—种PSR恒流恒压AC/DC芯片，其特征在于:包括控制芯片和PSR反激式变压器，控制芯片包括软件驱动模块、恒流环路模块、恒压环路模块、软驱动模块，PSR反激式变压器通过反馈电路模块与恒流环路模块相连接，SR反激式变压器通过采样电路模块与恒压环路模块相连接，恒流环路模块和恒压环路模块的输出端分别与软驱动模块相连接。芯片内还包括新型的采样控制模块和软驱动模块，以及过压欠压、过温保护和振荡器等模块。
[0006]具体的方案为:PSR反激式变压器包括由绕组NAUX、原边绕组NP、次边绕组NS组成的辅助线圈绕组以及二极管D0、D1; 二极管Dl的负极分两路分别连接电容CO的一端和电阻R3—端，二极管Dl的正极和原边绕组NP—端均接入功率晶体管MO的漏极，电容CO、电阻R3以及原边绕组NP的另一端均与吸收电路相连接，功率晶体管MO的栅极连接控制芯片的G引脚，功率晶体管MO的源极分两路分别连接控制芯片的CS引脚和电阻RS的一端，绕组NAUX—端连接电阻Rl的一端，电阻Rl的另一端与电阻R2的一端相连接，电阻Rl、R2之间的接点接入控制芯片的FB引脚，电阻RS、电阻R2、绕组NAUX的另一端均接入外接信号；次边绕组NS的一端连接二极管DO的正极，二极管DO负极分两路分别连接电容Cl的一端、电阻RO的一端，电容C1、电阻RO的另一端均与次边绕组NS的另一端相连接。其中:CS引脚用于采集外电路信息反馈给限流比较器决定功率管的关断，FB引脚用于向控制芯片反馈经过电阻分压后的表示输出电压变化的信息，G引脚用于控制外部的功率管MO。
[0007]采样电路模块包括晶体管Vbias、运算放大器CA，VDD连接晶体管Vbias的源极，晶体管Vbias的漏极连接晶体管M9的源极，运算放大器CA的同相端分别连接晶体管M9、M1、M2的漏极，运算放大器CA的反相端分别连接晶体管M5、M6、M7、M8的漏极以及电容C2的一端，运算放大器CA的输出端连接采样信息输出端SH，晶体管Ml的源极分三路分别连接晶体管M3的漏极、电容CO的一端、晶体管M8的源极，晶体管M2的源极分三路分别连接晶体管M7的源极、晶体管M4的漏极以及电容Cl的一端，晶体管M3、M4、M5、M6的源极以及电容C0、C1、C2的一端均与连接点A相连接。
[0008]软驱动电路模块包括电平转换模块、触发器，电平转换模块的两个驱动输出端分别连接触发器输入端的R、S引脚，触发器输出端的Q引脚分别连接晶体管M1、M3、M5的栅极，触发器输出端的QN引脚分别连接晶体管M6、M9的栅极以及反相器CD的正极，VDD连接晶体管Ml的源极和晶体管M4的漏极，晶体管MI的漏极连接晶体管M2的源极，晶体管M2的漏极分三路分别连接晶体管M3、M5的漏极以及晶体管M4的栅极，晶体管M3、M5的源极接地，晶体管M4的源极分别连接晶体管M7、M8的漏极以及电阻Rl的一端，反相器CD的负极分别连接晶体管M7、M8的栅极以及晶体管M6的漏极，晶体管M6的源极接VDD，电阻RI的另一端连接电阻R2的一端，晶体管M3、M5、M7、M8的源极以及电阻R2的另一端均接地，晶体管M9、M10、M11、M12的源极接VDD，晶体管M12的栅漏短接，晶体管M12漏极分两路分别连接晶体管M19、M13的漏极，晶体管Mll的栅漏短接，晶体管Mll的漏极与晶体管M18的漏极相连，晶体管Mll的栅极与晶体管MlO的栅极相连，晶体管MlO的漏极分四路分别连接晶体管M15、M16的漏极以及晶体管M14、M15的栅极，晶体管M9的漏极分两路分别连接晶体管M17的漏极和反相器CE的正极，反相器CE的负极连接晶体管M13的栅极，M13的源极连接晶体管M14的漏极，电流源DC的负极连接VDD，电流源DC的正极分四路分别连接晶体管M20的漏极以及晶体管M18、M19、M20的栅极，晶体管Ml7的栅极连接反馈电压VFB，晶体管Ml6的栅极连接电压UP，晶体管M20、Ml9、Ml8、M17、M16、M15、M14的源极均接地。
[0009]电平转换电路模块包括晶体管Ml、M2、M3、M4和反相器CB，信号Driver-logic分别接入反相器CB的正极和晶体管M2的栅极，反相器CB的负极连接晶体管M3的栅极，VCC连接晶体管Ml、M4的源极，晶体管M2、M3的源极接地，晶体管Ml栅极、晶体管M3、M4的漏极均与DOWN端相连接，晶体管M4栅极、晶体管Ml、M2的漏极均与UP端相连接，UP端、DOWN端为该电平转换电路模块的驱动信号输出端，信号Driver-1ogic为驱动控制信号。
[0010]该芯片通过检测退磁时间从而调节系统工作频率来实现一个新型的恒流控制方式，采样电路模块则是选取辅助绕组退磁时间区间的2/3点处作为反馈电压的采样点，进而通过误差放大器与设计阈值基准的误差放大，软驱动设计包括电平转换模块，软驱动模块和图腾柱结构的栅极驱动模块，用来减小开关动作EMI干扰和提高效率。
[0011]本发明与现有技术相比，提出了一种高精度的恒流恒压芯片设计，使输出电压和输出电流的精度得到大大提高。同时系统拥有较高的整机效率和稳定，在芯片内模块的协调配合下使该芯片具备较高的工作性能。
【附图说明】
[0012]图1为本发明的结构示意图；
[0013]图2为反激式变压器的结构示意图；
[0014]图3为采样电路模块的电路结构原理图；
[0015]图4为电平转换电路模块的结构原理图；
[0016]图5为软驱动电路模块的结构原理图。
【具体实施方式】
[0017]为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。
[0018]本发明中未详细介绍的模块，本领域普通技术人员可以按照现有技术中芯片所采用的手段进行实施。
[0019]本发明采取的技术方案如图1所示，一种高精度PSR恒流恒压AC/DC芯片，包括PSR反激式变压器、恒流环路模块、恒压环路模块、控制电路模块、采样保持电路模块和软驱动等模块。PSR反馈控制系统通过添加辅助线圈绕组，利用辅助线圈绕组的反馈电压和输出电压的关系对输出电压进行反馈采样，配合芯片中的恒流/恒压控制环路，使输出具有较高的精度，同时软驱动的慢速软启动过程保证了 EMI，快速关断设计保证了工作效率。
[0020]图2为反激式变压器，Controller为本发明所要设计的控制芯片，控制芯片有G、FB、CS三个引脚，CS引脚采集外电路信息从而反馈给限流比较器决定功率管的关断，FB引脚反馈给芯片的是经过电阻分压后的表示输出电压变化的信息，最后从G引脚控制外部的功率管MO，电容CO和电阻R3并联，一端接吸收电路，另一端接晶体管MO的漏极，原边绕组NP—端接吸收电路，另一端接晶体管MO的漏极，功率晶体管MO的栅极接控制芯片的G引脚，源极接控制芯片的CS接口，电阻RS—端接晶体管MO的源极，另一端接外接信号，次边绕组NS—端接二极管D O的正极，另一端接电容C O，D O负极接电容C O—端，电阻R O与电容C O并联，绕组NAUX—端接电阻RS的一端，另一端接电阻Rl，Rl的另一端接电阻R2，R2的另一端接电阻RS，Rl和电阻R2的中间点与控制芯片的FB端相连接。
[0021]图3为采样电路的结构图，SH为采样信息输出端，VDD接晶体管Vbias的源极，Vbias的漏极接晶体管M9的源极，晶体管M9的漏极连接运算放大器CA的同相端，晶体管Ml的漏极连接晶体管M9的漏极，其源极连接晶体管M3的漏极和电容CO的一端，晶体管M3的源极连接电容CO的另一端，晶体管M2的漏极连接晶体管M9的漏极和CA的同相端，其源极连接晶体管M7的源极和晶体管M4的漏极，晶体管M4的源极连接电容CI和电容CO的一端，电容CI的另一端连接晶体管M4的漏极，晶体管M8的源极连接Ml的源极，其漏极连接运算放大器CA的反相端，CA反相端还连接晶体管M7的漏极和晶体管M5，M6的漏极，晶体管M5和M6的源极连接晶体管M3和M4的源极，电容C2的两端分别连接晶体管M5和M6的源极和漏极。
[0022]图4为电平转换电路模块的结构图，UP端和DOWN端为该模块的驱动信号输出端，Driver-logic为驱动控制信号，VCC连接晶体管Ml和M4的源极，晶体管Ml栅极连接晶体管M3的漏极和输出down，Ml的漏极连接晶体管M2的漏极和输出up，晶体管M4的栅极连接M2的漏极，其源极连接晶体管M3的漏极，晶体管M2的栅极接反相器CB的正极和输入信号端，反相器CB的负极接晶体管M3的栅极，晶体管M2和M3的源极接地。
[0023]图5为软驱动电路的结构图，Driver模块为图4中的电平转换模块，其两个驱动输出端连接RS触发器R和S引脚，晶体管Ml的源极和晶体管M4的漏极接VDD，VFB为反馈电压，晶体管Ml的栅极接RS触发器的Q端，漏极接晶体管M2的源极，M2的漏极接晶体管M3和M5的漏极，晶体管M3和M5的栅极连接触发器Q端，其源极接地晶体管M4栅极接M2的漏极，其源极接晶体管M7和M8的漏极，晶体管M7的漏极接电阻Rl的一端，电阻Rl的另一端与电阻R2—端相接，晶体管M7、M8的源极和电阻R2的一端接地，晶体管M7、M8的栅极接反相器⑶的负极，反相器正极接RS触发器的QN端，晶体管M6的源极接VDD，栅极接QN，漏极接反相器CD的负极，反相器⑶正极连接晶体管M9的栅极，晶体管M9、M10、M11、M12的源极接VDD，晶体管Ml 2的栅漏短接，其漏极连接晶体管M19的漏极，晶体管M19的栅极连接晶体管M20的栅极和电流源DC的正极，晶体管120的漏极连接电流源0(:的正极，晶体管120、119、118、117、116、115、114的源极接地，晶体管Mll的栅漏短接，与晶体管M18的漏极相连，晶体管M18的栅极接电流源DC的正极，晶体管MlO的栅极连接晶体管Mll的栅极，其漏极连接晶体管M16的漏极，晶体管M9的漏极连接反相器CE的正极和晶体管M17的漏极，反相器CE的负极接晶体管M13的栅极，M13的漏极接晶体管M12的漏极，其源极连接晶体管M14的漏极，晶体管M14、M15的栅极连接晶体管Ml O的漏极，晶体管Ml 5的漏极连接晶体管Ml O和Ml 6的漏极。
[0024]总之，本发明可有效的降低成本和简化了系统设计，同时改良了 PSR技术固有的缺陷，实现了较高的恒流精度和输出电压精度，最终结合各个模块的相互配合实现了一个高效率的恒流恒压控制芯片。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。
【主权项】
1.一种PSR恒流恒压AC/DC芯片，其特征在于:包括控制芯片和PSR反激式变压器，控制芯片包括软件驱动模块、恒流环路模块、恒压环路模块、软驱动模块，PSR反激式变压器通过反馈电路模块与恒流环路模块相连接，SR反激式变压器通过采样电路模块与恒压环路模块相连接，恒流环路模块和恒压环路模块的输出端分别与软驱动模块相连接。2.根据权利要求1所述的PSR恒流恒压AC/DC芯片，其特征在于:PSR反激式变压器包括由绕组NAUX、原边绕组NP、次边绕组NS组成的辅助线圈绕组以及二极管D0、D1; 二极管Dl的负极分两路分别连接电容CO的一端和电阻R3—端，二极管Dl的正极和原边绕组NP—端均接入功率晶体管MO的漏极，电容CO、电阻R3以及原边绕组NP的另一端均与吸收电路相连接，功率晶体管MO的栅极连接控制芯片的G引脚，功率晶体管MO的源极分两路分别连接控制芯片的CS引脚和电阻RS的一端，绕组NAUX—端连接电阻Rl的一端，电阻Rl的另一端与电阻R2的一端相连接，电阻Rl、R2之间的接点接入控制芯片的FB引脚，电阻RS、电阻R2、绕组NAUX的另一端均接入外接信号；次边绕组NS的一端连接二极管DO的正极，二极管DO负极分两路分别连接电容Cl的一端、电阻RO的一端，电容Cl、电阻RO的另一端均与次边绕组NS的另一端相连接。其中:CS引脚用于采集外电路信息反馈给限流比较器决定功率管的关断，FB引脚用于向控制芯片反馈经过电阻分压后的表示输出电压变化的信息，G引脚用于控制外部的功率管MO03.根据权利要求1所述的PSR恒流恒压AC/DC芯片，其特征在于:采样电路模块包括晶体管Vbias、运算放大器CA，VDD连接晶体管Vbias的源极，晶体管Vbias的漏极连接晶体管M9的源极，运算放大器CA的同相端分别连接晶体管M9、M1、M2的漏极，运算放大器CA的反相端分别连接晶体管M5、M6、M7、M8的漏极以及电容C2的一端，运算放大器CA的输出端连接采样信息输出端SH，晶体管Ml的源极分三路分别连接晶体管M3的漏极、电容CO的一端、晶体管M8的源极，晶体管M2的源极分三路分别连接晶体管M7的源极、晶体管M4的漏极以及电容Cl的一端，晶体管M3、M4、M5、M6的源极以及电容CO、C1、C2的一端均与连接点A相连接。4.根据权利要求1所述的PSR恒流恒压AC/DC芯片，其特征在于:软驱动电路模块包括电平转换模块、触发器，电平转换模块的两个驱动输出端分别连接触发器输入端的R、S引脚，触发器输出端的Q引脚分别连接晶体管M1、M3、M5的栅极，触发器输出端的QN引脚分别连接晶体管M6、M9的栅极以及反相器⑶的正极，VDD连接晶体管MI的源极和晶体管M4的漏极，晶体管Ml的漏极连接晶体管M2的源极，晶体管M2的漏极分三路分别连接晶体管M3、M5的漏极以及晶体管M4的栅极，晶体管M3、M5的源极接地，晶体管M4的源极分别连接晶体管M7、M8的漏极以及电阻Rl的一端，反相器CD的负极分别连接晶体管M7、M8的栅极以及晶体管M6的漏极，晶体管M6的源极接VDD，电阻RI的另一端连接电阻R2的一端，晶体管M3、M5、M7、M8的源极以及电阻R2的另一端均接地，晶体管M9、M10、M11、M12的源极接VDD，晶体管M12的栅漏短接，晶体管M12漏极分两路分别连接晶体管M19、M13的漏极，晶体管M11的栅漏短接，晶体管M11的漏极与晶体管M18的漏极相连，晶体管M11的栅极与晶体管M1的栅极相连，晶体管M1的漏极分四路分别连接晶体管M15、M16的漏极以及晶体管M14、M15的栅极，晶体管M9的漏极分两路分别连接晶体管M17的漏极和反相器CE的正极，反相器CE的负极连接晶体管M13的栅极，M13的源极连接晶体管M14的漏极，电流源DC的负极连接VDD，电流源DC的正极分四路分别连接晶体管M20的漏极以及晶体管M18、M19、M20的栅极，晶体管M17的栅极连接反馈电压VFB，晶体管Ml 6的栅极连接电压UP，晶体管M20、M19、M18、M17、M16、M15、M14的源极均接地。5.根据权利要求1所述的PSR恒流恒压AC/DC芯片，其特征在于:电平转换电路模块包括晶体管Ml、M2、M3、M4和反相器CB，信号Driver-logic分别接入反相器CB的正极和晶体管M2的栅极，反相器CB的负极连接晶体管M3的栅极，VCC连接晶体管Ml、M4的源极，晶体管M2、M3的源极接地，晶体管Ml栅极、晶体管M3、M4的漏极均与DOWN端相连接，晶体管M4栅极、晶体管Ml、M2的漏极均与UP端相连接，UP端、DOWN端为该电平转换电路模块的驱动信号输出端，信号Driver-1ogic为驱动控制信号。6.根据权利要求1所述的PSR恒流恒压AC/DC芯片，其特征在于:还包括过压欠压模块、过温保护模块和振荡器模块。
【文档编号】H02M1/08GK105897015SQ201610422421
【公开日】2016年8月24日
【申请日】2016年6月13日
【发明人】李迪, 陈爽, 费春龙, 赖睿, 董刚, 陈韵
【申请人】西安电子科技大学昆山创新研究院, 西安电子科技大学