专利名称：中高压变频器主控制板的制作方法
技术领域：
本实用新型属于一种中高压变频器的主控制板，特别是涉及一种可靠性高，处理 速度快，各种功能众多，扩展能力强，可反复编程，所控制变频器电压等级较高的中高压变 频器主控制板。
背景技术：
目前，中高压变频器的主控制板多采用单片机系统或者其他非总线结构的控制电 路，其缺点是运算速度较慢，扩展能力差，功能单一，不能满足日益复杂的中高压变频控制 需求。
发明内容本实用新型为解决公知技术中存在的技术问题，提供一种具有极快的运算速度、 强大的功能，极高的可扩展性，灵活开放的接口、相对简单的电路结构的中高压变频器主控 制板。本实用新型为解决公知技术中存在的技术问题所采取的技术方案是一种中高 压变频器主控制板，包括电源单元，还设置总线数据收发单元，串行通讯单元和数据处理单 元，所述的总线数据收发单元、串行通讯单元、数据处理单元分别与电源单元连接，数据处 理单元又分别与总线数据收发单元和串行通讯单元通过数据总线、地址总线和控制总线连接。所述的总线数据收发单元包括第一总线驱动器芯片、第二总线驱动器芯片、第三 总线驱动器芯片、第四总线驱动器芯片、第五总线驱动器芯片以及总线接口端子，所述的 第一 第五总线驱动芯片分别与接口端子相连，所述的第一总线驱动器芯片与控制总线相 连，所述的第四总线驱动器芯片和第五总线驱动器芯片均连接数据总线和控制总线，所述 的第二总线驱动器芯片、第三总线驱动器芯片分别连接地址总线。所述的串行通讯单元包括串行通讯收发器，均与串行通讯收发器相连的晶振、第 一 RS232串口驱动芯片和第二 RS232串口驱动芯片，所述的第一 RS232串口驱动芯片的输 出连接第一 D形插头，所述的第二 RS232串口驱动芯片的输出连接第二 D形插头，所述的串 行通讯收发器还分别连接数据总线、地址总线和控制总线。所述的数据处理单元包括主数据处理芯片和与主数据处理芯片通过数据总线、地 址总线和控制总线相连的随机存储器芯片及双口 RAM芯片，所述的双口 RAM芯片还连接副 数据处理芯片，所述的主数据处理芯片还连接可编程JTAG接口插座，所述的副数据处理芯 片还分别连接JTAG接口插座和晶振。本实用新型具有的优点和积极效果是本实用新型的中高压变频器主控制板，采 用数字信号处理器作为处理核心，并采用总线结构，性能远远强于传统单片机为核心的系 统。具有极快的运算速度、强大的功能，极高的可扩展性，灵活开放的对外接口、相对简单的 电路结构，故障率低的特点。是一种适应用于目前对控制速度和功能复杂程度要求较高的中高压变频控制系统的控制板。非常适用于目前对控制速度和功能复杂程度要求较高的中 高压变频控制系统。本实用新型对比传统单片机系统故障率降低40%，并能实现对功率器 件的实时监控，并能够有效减少变频器对电网的谐波干扰。
图1是本实用新型的整体框图；图2是电源单元的电路原理图；图3是总线数据收发单元的原理图；图4是串行通讯单元的原理图；图5是数据处理单元中主DSP和随机存储器的原理图；图6是数据处理单元中副DSP和双口 RAM的原理图。
具体实施方式
为能进一步了解本实用新型的发明内容、特点及功效，兹列举以下实施例，并配合 附图详细说明本实用新型的中高压变频器主控制板如下如图1所示，本实用新型的中高压变频器主控制板，包括电源单元A，总线数据收 发单元B，串行通讯单元C和数据处理单元D，所述的总线数据收发单元B、串行通讯单元C、 数据处理单元D分别与电源单元A连接，数据处理单元D又分别与总线数据收发单元B和 串行通讯单元C通过数据总线、地址总线和控制总线连接。如图2所示，电源单元A包括分别与电源相连的二极管V5和二极管V6，连接二极 管V5和二极管V6负极上的的电感L2，所述的电感L2的另一端连接相并联着的电容C27和 电容C28，所的二极管V6的电源输入端还连接电感L3，所述的电感L3的另一端连接相并联 着的电容C29和电容C37，还设置有与外部5V电源相连的端子Xl，所述的电感L2和电感L3 与总线数据收发单元B，数据处理单元D和串行通讯单元C相连。如图3所示，所述的总线数据收发单元B包括第一总线驱动器芯片D10、第二总线 驱动器芯片D13、第三总线驱动器芯片D15、第四总线驱动器芯片D17、第五总线驱动器芯片 D20以及总线接口端子XI，所述的第一 第五总线驱动芯片DlO D20均选用74HC245芯 片。所述的第一 第五总线驱动芯片DlO D20分别与接口端子Xl相连，所述的第一总线 驱动器芯片DlO与控制总线CBUS相连，所述的第四总线驱动器芯片D17和第五总线驱动器 芯片D20均连接数据总线DBUS和控制总线CBUS，所述的第二总线驱动器芯片D13、第三总 线驱动器芯片D15分别连接地址总线ABUS。如图4所示，所述的串行通讯单元C包括串行通讯收发器D2，均与串行通讯收发 器D2相连的晶振G1、第一 RS232串口驱动芯片D4和第二 RS232串口驱动芯片D6，所述的 第一 RS232串口驱动芯片D4的输出连接第一 D形插头X5，所述的第二 RS232串口驱动芯片 D6的输出连接第二 D形插头X4，所述的串行通讯收发器D2还分别连接数据总线DBUSJ* 址总线ABUS和控制总线CBUS。串行通讯收发器D2选择TL16C552芯片，晶振选用1. 8432M 有源晶振。具体连接是晶振Gl和串行通讯收发器D2的第4脚相连，串行通讯收发器D2 的23、40、46脚连在一起并与电容C31、C34、C35、C36、C38、C39的一端相连在一起，并连接 到+5V电源单元，这些电容的另一个管脚连在一起并与串行通讯收发器D2的7、27、54脚相
4连，并连接到电源单元A的OV。串行通讯收发器D2的14、15、16、17、18、19、20、21管脚和数 据处理单元D的数据总线相连，进行数据传递。串行通讯收发器D2的3、33、34、35、36、37、 38,39管脚与数据处理单元的地址和控制总线相连D，进行地址信号传递。串行通讯收发器D2的24、26、28、41管脚分别于第二 RS232串口驱动芯片D6的 10、11、9、12管脚相连，负责与第二 RS232串口驱动芯片D6进行串行数据交换。还有一路同 样的功能是由串行通讯收发器D2的13、12、62、10管脚与第一 RS232串口驱动芯片D4的9、 10、11、12连接来实现的。第二 RS232串口驱动芯片D6的1、3管脚之间接电容C57，4、5管 脚之间接电容C56，管脚2接电容C59，C59的另一端接电源单元A的0V，管脚6接电容C58， C58的另一端接电源单元A的0V。以上电容用来产出RS232信号的正负电平。第二 RS232 串口驱动芯片D6的14、13、7、8管脚分别接第二 D形插头X4的端子3、2、7、8，用来对外进行 串口通讯。第一 RS232串口驱动芯片D4的连接方式与第二 RS232串口驱动芯片D6的连接 方式相同。如图5、图6所示，所述的数据处理单元D包括主数据处理芯片D12和与主数据处 理芯片D12通过数据总线DBUS、地址总线ABUS和控制总线CBUS相连的随机存储器芯片D19 及双口 RAM芯片Dll，所述的双口 RAM芯片Dll还连接副数据处理芯片D14，所述的主数据处 理芯片D12还连接可编程JTAG接口插座X7，所述的副数据处理芯片D14还分别连接JTAG 接口插座X8和晶振G3。具体连接如下如图5所示，主数据处理芯片D12采用美国德州仪器公司生产的电机专用数字信 号处理器 DSP TMS320F206。主数据处理芯片D12和副数据处理芯片D14通过双口 RAM芯片Dl 1进行数据交换。 主数据处理芯片D12的管脚4、7、11、16、35、50、63、75、91均接到电源单元A的5V上。主数 据处理芯片D12的管脚14、21、25、30、37、42、48、54、59、65、70、83、88、94均接到电源单元A 的OV上。以上两组管脚用于给主数据处理芯片D12供电。主数据处理芯片D12的76 82 管脚分别接到可编程JTAG接口插座X7的13、14、9、2、3、1、7管脚，作为数据处理芯片D12 的可编程JTAG接口。主数据处理芯片D12的22 24、26 29、31 34、36、38 41管脚 作为数据总线，与双口 RAM芯片D11、随机存储器芯片D19的数据总线相连，并且与总线数据 收发单元B、串行通讯单元C的数据总线相连。主数据处理芯片D12的管脚55 58、60 62、64、66 68、71 74作为地址总线分别于与双口 RAM芯片Dl 1、随机存储器芯片D19的 地址总线相连，并且与总线数据收发单元B、串行通讯单元C的地址总线相连。主数据处理 芯片的管脚43 47、49、51 53作为控制总线CBUS分别于与双口 RAM芯片D11、随机存 储器芯片D19的控制总线相连，并且与总线数据收发单元B、串行通讯单元C的控制总线相 连，在控制总线CBUS管脚上都连接一个阻值5k欧姆的电阻，电阻的另一端接电源单元A的 5V。随机存储器芯片D19数据总线和地址总线管脚与主数据处理芯片D12的数据总线 和地址总线管脚连接，作为主数据处理芯片D12的内存扩展使用。随机存储器芯片D19的 供电正极管脚11、13与负极管脚12、34之间加入4个的电解电容和校正电容用于达到消除 干扰的目的。如图6所示，数据处理单元D中的副数据处理芯片D14采用美国德州仪器公司生 产的电机专用数字信号处理器DSP TMS320F206。[0026]副数据处理芯片D14的管脚4、7、11、16、35、50、63、75、91均接到电源单元A的5V 上。副数据处理芯片D14的管脚14、21、25、30、37、42、48、54、59、65、70、83、88、94均接到电 源单元A的OV上。以上两组管脚用于给副数据处理芯片D14供电。副数据处理芯片D14 的76 82管脚分别接到JTAG接口插座X8的13、14、9、2、3、1、7管脚，作为副数据处理芯 片D14的可编程JTAG接口。副数据处理芯片D14的管脚22 24、26 29、31 34、36、 38 41作为数据总线与双口 RAM芯片Dll的第二组数据总线连接。副数据处理芯片D14 的管脚55 58、60 62、64、66 68、71作为地址总线与双口 RAM芯片Dll的第二组地址 总线连接。副数据处理芯片D14的供电管脚之间加入若干的电解电容和校正电容用于达到 消除干扰的目的。晶振G3选用IOM的四脚有源晶振，晶振G3的1管脚悬空，4管脚接电源单元A的 输出0V，8管脚接电源单元A输出的5V，5管脚作为时钟信号输出分别接到主数据处理芯片 D12的12管脚和副数据处理芯片D14的12管脚。晶振的供电管脚之间(4，8管脚)加入了 电容C82，用于达到消除干扰的目的。双口 RAM芯片采用赛普拉斯半导体公司的CY7C025芯片。双口 RAM芯片Dll的第 一组数据总线和地址总线管脚与主数据处理芯片D12的数据总线和地址总线管脚连接，第 二组数据总线和地址总线管脚与副数据处理芯片D14的数据总线和地址总线管脚连。双口 RAM芯片Dll的供电正极管脚1、21、26与负极管脚5、18、22、39、43、64之间加入6个的电解 电容和校正电容用于达到消除干扰的目的。本实用新型的中高压变频器主控制板，电源单元A为其他单元供电。串行通讯单 元C采用公共的串行通讯协议可以接受标准的串行通讯的指令输入设备(如LED操作面 板，触摸控制屏等)的操作指令。数据处理单元D获得串行通讯单元C所收到的指令，并根 据变频器实际情况进行处理和运算，然后将运算出来的对下游功率器件的指令通过总线数 据收发单元B发送到总线上，由总线上的下游器件和单元进行接收，同时数据处理单元D通 过总线数据收发单元B接受总线上来自下游器件的状态信号，实现对下游功率器件的是实 行监控。本实用新型可以扩展各种具有标准通讯协议的操作界面；同时在总线上可以扩展 相当数量的电子电子功率器件，同时具有实际监控功能，而且硬件较为简单，运算速度快故 障率低，抗干扰能力强。
权利要求一种中高压变频器主控制板，包括电源单元(A)，其特征是还设置总线数据收发单元(B)，串行通讯单元(C)和数据处理单元(D)，所述的总线数据收发单元(B)、串行通讯单元(C)、数据处理单元(D)分别与电源单元(A)连接，数据处理单元(D)又分别与总线数据收发单元(B)和串行通讯单元(C)通过数据总线、地址总线和控制总线连接。
2.根据权利要求1所述的中高压变频器主控制板，其特征是所述的总线数据收发单 元(B)包括第一总线驱动器芯片(DlO)、第二总线驱动器芯片(D13)、第三总线驱动器芯片 (D15)、第四总线驱动器芯片(D17)、第五总线驱动器芯片(D20)以及总线接口端子(XI)，所 述的第一 第五总线驱动芯片(D10 D20)分别与接口端子(Xl)相连，所述的第一总线驱 动器芯片(DlO)与控制总线(CBUS)相连，所述的第四总线驱动器芯片(D17)和第五总线驱 动器芯片(D20)均连接数据总线(DBUS)和控制总线(CBUS)，所述的第二总线驱动器芯片 (D13)、第三总线驱动器芯片(D15)分别连接地址总线(ABUS)。
3.根据权利要求1所述的中高压变频器主控制板，其特征是所述的串行通讯单元(C) 包括串行通讯收发器(D2)，均与串行通讯收发器(D2)相连的晶振(G1)、第一 RS232串口驱 动芯片(D4)和第二 RS232串口驱动芯片(D6)，所述的第一 RS232串口驱动芯片(D4)的输 出连接第一 D形插头(X5)，所述的第二 RS232串口驱动芯片(D6)的输出连接第二 D形插 头(X5)，所述的串行通讯收发器(D2)还分别连接数据总线(DBUS)、地址总线(ABUS)和控 制总线(CBUS)。
4.根据权利要求1所述的中高压变频器主控制板，其特征是所述的数据处理单元(D) 包括主数据处理芯片(D12)和与主数据处理芯片(D12)通过数据总线(DBUS)、地址总线 (ABUS)和控制总线(CBUS)相连的随机存储器芯片(D19)及双口 RAM芯片(Dll)，所述的双 口 RAM芯片(Dll)还连接副数据处理芯片(D14)，所述的主数据处理芯片(D12)还连接可编 程JTAG接口插座(X7)，所述的副数据处理芯片(D14)还分别连接JTAG接口插座(X8)和晶 振(G3)。
专利摘要一种中高压变频器主控制板，包括电源单元，还设置总线数据收发单元，串行通讯单元和数据处理单元，所述的总线数据收发单元、串行通讯单元、数据处理单元分别与电源单元连接，数据处理单元又分别与总线数据收发单元和串行通讯单元通过数据总线、地址总线和控制总线连接。本实用新型具有极快的运算速度、强大的功能，极高的可扩展性，灵活开放的对外接口、相对简单的电路结构，故障率低的特点。非常适用于目前对控制速度和功能复杂程度要求较高的中高压变频控制系统。本实用新型对比传统单片机系统故障率降低40％，并能实现对功率器件的实时监控，并能够有效减少变频器对电网的谐波干扰。
文档编号G05B19/04GK201681275SQ20102018413
公开日2010年12月22日 申请日期2010年5月10日 优先权日2010年5月10日
发明者付文杰, 徐云鹏 申请人:天津市红日电气自动化有限公司