专利名称：基于dsp与fpga芯片的动态电压恢复器控制系统的制作方法
技术领域：
本实用新型涉及电力系统与电力电子技术中的动态电压恢复器(Dynamic Voltage Restorer, DVR)控制系统，特别是涉及一种基于 DSP (Digital Signal Processing，数字信号处理芯片)及FPGA(Field ProgrammableGate Array，现场可编程门 阵列)芯片的动态电压恢复器控制系统。
背景技术：
在所有电能质量扰动(电压变动、谐波、暂态、三相不对称等)中，电压跌落占有很 大的比例，已经成为影响电力负荷安全运行最突出的问题之一。电压跌落主要是输配供电 线路的短路故障造成的，很难从根本上避免。在高新技术产业中，不少设备对电压变动相当 敏感，如集成电路生产线、数控机床以及大型数据存储设备等，电压跌落会使这些用户遭受 重大损失。动态电压恢复器(DVR)不仅可以消除电压跌落或者突升，而且可以改善谐波电压 和三相不对称电压，限制故障电流，有助于降低电能质量恶化所引起的生产中断、设备损坏 和产品报废等经济损失，被认为是目前解决电压跌落问题最为经济、有效的用户电力装置。 目前，关于DVR的研究主要集中在电压的检测、输出补偿电压的计算以及动态电压跟踪控 制等方面，新型检测方法与新型控制策略对于控制系统的计算精度与计算速度的要求越来 越高。另一方面，对于采用级联多电平拓扑结构的中压大容量DVR，各级联单元之间如何统 一调度或相互通信也是控制系统面临的难点，现有的控制系统难以满足计算的高要求，且 不能实现统一调度或相互通信。
实用新型内容本实用新型所要解决的技术问题是提供一种基于DSP与FPGA芯片的动态电压恢 复器控制系统，其能满足快速动态响应与高计算精度的要求，且能实现稳定的数据通信。本实用新型是通过下述技术方案来解决上述技术问题的一种基于DSP与FPGA芯 片的动态电压恢复器控制系统，其特征在于，其包括中央数据处理板、数据采集板、级联单 元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元 调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二 位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信。优选地，所述中央数据处理板包括第一 DSP芯片、第二 DSP芯片、第一 FPGA芯片、 第一电源管理模块和第一晶振电路，第一电源管理模块与第一晶振电路连接，第一晶振电 路与第一 DSP芯片、第二 DSP以及第一 FPGA芯片连接，第一 DSP芯片、第二 DSP芯片各自通 过一条数据线与一条地址线与第一 FPGA芯片连接。优选地，所述数据采集板包括第二 FPGA芯片和第一模数转换芯片、第一信号整形 调理电路、第二电源管理模块、第二晶振电路，第二 FPGA芯片与第一模数转换芯片、第二晶 振电路、第二电源管理模块连接，第一信号整形调理电路与第一模数转换芯片连接。
3[0008]优选地，所述级联单元调度板包括第三FPGA芯片、第三电源管理模块、第三晶振 电路、第一光纤驱动电路，第三FPGA芯片与第一光纤驱动电路、第三电源管理模块、第三晶 振电路连接，第三电源管理模块还与第一光纤驱动电路连接。优选地，所述通信接口板包括第三DSP芯片、第四FPGA芯片、第四晶振电路、RS485 接口、RS23接口、CAN接口、USB接口、HMI接口、SIM接口和Ethernet接口，第四晶振电路 与第四FPGA芯片、第三DSP芯片连接，第四晶振电路为第四FPGA芯片与第三DSP芯片提供 外接时钟，第四FPGA芯片与RS485接口、RS232接口和SIM接口的数据线均有独立连接，第 四FPGA芯片与USB接口、HMI接口和Ethernet接口共用一条数据线，第三DSP芯片与CAN 接口的数据线相连，第四FPGA芯片与第三DSP芯片之间通过共用一条数据总线实现数据通
fn °优选地，所述驱动脉冲发生板包括第五FPGA芯片、第二模数转换芯片、第二信号 整形调理电路、第五晶振电路、第四电源管理模块、第二光纤驱动电路，第五晶振电路与第 五FPGA芯片连接，第四电源管理模块与第四FPGA芯片连接，第二信号整形调理电路与第二 模数转换芯片连接，第五FPGA芯片与第二模数转换芯片、第二光纤驱动电路连接。本实用新型的积极进步效果在于一、利用两片高性能数字信号处理芯片实现动 态电压恢复器的控制，在实现控制系统快速动态响应的同时也满足了高计算精度的要求; 二、控制系统所有电参数的检测均在FPGA芯片的控制下完成，采样速度快、精度高，且不需 要DSP芯片的直接参与；三、级联单元调度板通过光纤与驱动脉冲生成板进行数据通信，从 而实时控制H桥级联单元，同时获得级联单元的状态信息，实现了低压控制系统与高压执 行机构之间的隔离，增强了控制系统运行的稳定性和可靠性；四、低压控制系统中的电路板 采用了灵活的可插拔式设计，数据采集板和级联单元调度板可根据实际系统需要通过插拔 来增减。
图1为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统的原理示意 图。图2为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的中央数 据处理板的原理示意图。图3为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的数据采 集板的原理示意图。图4为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的级联单 元调度板的原理示意图。图5为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的通信接 口板的原理示意图。图6为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的电源板 的原理示意图。图7为本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统中的驱动脉 冲发生板的原理示意图。
具体实施方式
以下结合附图给出本实用新型较佳实施例，以详细说明本实用新型的技术方案。如图1所示，本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统包括中 央数据处理板11、数据采集板12、级联单元调度板13、通信接口板14、电源板15和驱动脉 冲发生板16。动态电压恢复器控制系统中的+24V电源由电源板15提供，+3. 3V电源由中 央数据处理板11提供。中央数据处理板11、数据采集板12、级联单元调度板13和通信接 口板14通过总线10实现数据通信，总线10包括一条十六位数据总线(DB0 DB15)以及 一条十二位地址总线(DA0 DA11)。驱动脉冲发生板16通过光纤17与级联单元调度板 13连接以实现数据通信。如图2所示，中央数据处理板包括第一 DSP芯片(主DSP芯片)、第二 DSP芯片 (从DSP芯片)、第一 FPGA芯片、第一电源管理模块和第一晶振电路。第一 DSP芯片、第二 DSP芯片采用德州仪器公司的高性能三十二位浮点数DSP芯片(型号为TMS320F28335)作 为中央处理器，第一 FPGA芯片(型号为EP3C40F324I7)负责控制整个控制系统的地址总线 与数据总线。第一电源管理模块与第一晶振电路连接，第一电源管理模块从底板插槽取电， 将+24V转换为+3. 3V后送入底板插槽，为其他电路板提供+3. 3V电源。第一晶振电路与第 一 DSP芯片、第二 DSP以及第一 FPGA芯片连接并为这三个芯片提供外接时钟。第一 DSP芯 片、第二 DSP芯片各自通过一条十六位数据线(DB0 DB15)与一条十二位地址线(DA0 DA11)与第一 FPGA芯片连接。第一 DSP芯片、第二 DSP芯片之间既可通过第一 FPGA芯片 的数据中转实现相互通讯，也可由MCBSP接口(一种多通道缓冲串口)进行数据交换。第 一 DSP芯片、第二 DSP芯片根据系统当前的电压、电流、故障信号以及运行状态等反馈信号 作综合判断，计算出PWM(Pulse WidthModulation，脉宽调制)占空比并生成PWM占空比控 制信号发送至级联单元调度板。第二 DSP芯片作为数据处理的备份，分担第一 DSP芯片的 计算任务，第一 FPGA芯片根据第一 DSP芯片、第二 DSP芯片的命令，控制数据总线和地址总 线的分时复用，从而实现中央数据处理板与数据采集板、级联单元调度板以及通信接口板 之间的数据通信。如图3所示，数据采集板包括第二FPGA芯片(型号为EP1C6Q240C8)和第一模数转 换芯片(型号为AD7656)、第一信号整形调理电路、第二电源管理模块、第二晶振电路。外接 电压、电流传感器信号首先接入第一信号整形调理电路，经滤波、整形后送入第一数模转换 芯片，第二 FPGA芯片与第一模数转换芯片、第二晶振电路、第二电源管理模块连接，第一信 号整形调理电路与第一模数转换芯片连接。第二FPGA芯片通过片选(CS)、复位(reset)、读 取(RD)、转换(convert)等信号控制第一模数转换芯片的工作，第一模数转换芯片可同时 采集六路模拟信号，将其转换成数字量信号后再通过十六位数据线(ADO AD15)送入第二 FPGA芯片中。当中央数据处理板上的第一 FPGA芯片将数据总线释放给数据采集板时，数据 采集板上的第二 FPGA芯片负责将系统电压、电流等数据送至数据总线。第二电源管理模块 从底板插槽取电，将+24V电源转换为士 15V电源后为外接的电压传感器、电流传感器供电， 并将+3. 3V电源转换为+1. 5V电源后为第二 FPGA芯片供电。第二晶振电路为第二 FPGA芯 片提供外接时钟。如图4所示，级联单元调度板包括第三FPGA芯片(型号为EP3C40F324I7)、第三 电源管理模块、第三晶振电路、第一光纤驱动电路，第三FPGA芯片与第一光纤驱动电路、第
5三电源管理模块、第三晶振电路连接，第三电源管理模块还与第一光纤驱动电路连接。级联 单元调度板通过底板插槽上的数据总线、地址总线与中央数据处理板进行数据交换，通过 光纤分别与各个驱动脉冲发生板进行数据通信。第三FPGA芯片根据中央数据处理板上的 第一 FPGA芯片所规定的时刻读(或写)系统数据总线。级联单元调度板上的第三FPGA发 出的电信号经过第一光纤驱动电路转换为光信号，由光纤口传送至驱动脉冲发生板，同时 从驱动脉冲发生板发出的光信号由第一光纤驱动电路转换为电信号送入第三FPGA芯片， 从而实现级联单元调度板与驱动脉冲发生板之间的数据通信。第三FPGA芯片根据中央数 据处理板的控制信号，计算出每个H桥级联单元的移相角，将PWM占空比和移相角的数据信 息发送给相应的驱动脉冲发生板，同时接收驱动脉冲发生板反馈的故障信息与运行状态信 息，一块级联单元调度板最多可同时控制十二块驱动脉冲发生板。第三电源管理模块从底 板插槽取电，将+24V电源转换为+5V后为第一光纤驱动电路供电，并将+3. 3V电源转换为 +1. 5V后为第三FPGA芯片供电。第三晶振电路为第三FPGA芯片提供外接时钟。如图5所示，通信接口板包括第三DSP芯片(型号为TMS320F2812)、第四FPGA芯 片(型号为EP1C6Q240C8)、第四晶振电路、RS485(—种串行接口标准)接口、RS232(—种 串行接口标准)接口、CAN(ControIler AreaNetwork，控制器局域网)接口、USB(Universal Serial Bus，通用串行总线)接口、HMI (Human Machine Interface，人机界面)接口、 SIM(SubscriberIdentity Module，客户识别模块)接口和Ethernet(以太网)接口等通信 接口。第四晶振电路与第四FPGA芯片、第三DSP芯片连接，第四晶振电路为第四FPGA芯片 与第三DSP芯片提供外接时钟。第四FPGA芯片与RS485接口、RS232接口和SIM接口的数 据线均有独立连接，第四FPGA芯片与USB接口、HMI接口和Ethernet接口共用一条数据线， 从而实现双向数据通信。第三DSP芯片与CAN接口的数据线相连，可与其实现双向数据通 信，同时与USB接口、HMI接口、SIM接口和Ethernet接口等通信接口的控制线相连，从而 实现对数据通信的时序控制。第四FPGA芯片与第三DSP芯片之间通过共用一条数据总线 141实现数据通信，第四FPGA芯片从底板数据总线上获取DVR控制系统的运行信息，通过 RS485接口、RS232接口、SIM接口、USB接口、HMI接口和Ethernet接口等端口传送给外部 设备，同时也将该运行信息传送给第三DSP芯片，第三DSP芯片再通过CAN接口传送给外部 设备。另一方面，第四FPGA芯片通过各个通信接口接收外部控制信号，并通过底板数据总 线将其发送至中央数据处理板。电源板从开关电源接入+24V，滤除其中共模电压，并进行过压过流保护，再送入底 板插槽中，为数据采集板、级联单元调度板和通信接口板提供+24V电源。如图6所示，驱动脉冲发生板包括第五FPGA芯片(型号为EP1C6T144C6)、第二模 数转换芯片(型号为AD7656)、第二信号整形调理电路、第五晶振电路、第四电源管理模块、 第二光纤驱动电路，第五晶振电路与第五FPGA芯片连接，第四电源管理模块与第四FPGA芯 片连接，第二信号整形调理电路与第二模数转换芯片连接，第五FPGA芯片与第二模数转换 芯片、第二光纤驱动电路连接。第五晶振电路为第五FPGA芯片提供外接时钟。第四电源管 理模块从开关电源接入士 15V与+5V电源进行稳压滤波调理，并将+5V转换为+3. 3V以及 +1. 5V为第四FPGA芯片供电。外接电压传感器由驱动脉冲发生板提供士 15V电源，传感器 信号经过第二信号整形调理电路后接入第二模数转换芯片。第二模数转换芯片的工作状态 与运行时序由第五FPGA芯片控制，传感器模拟信号转换为十六位数字信号后被送入第五FPGA芯片中。如图1所示，每块驱动脉冲发生板16对应于一个H桥级联单元19，控制一个H桥 逆变器上的四个IGBT (Insulated Gate Bipolar Transistor，绝缘三双极型功率管)驱动 电路18。第五FPGA芯片根据中央数据处理板给出的PWM占空比、该H桥级联单元的移相角 和系统要求的死区时间，通过载波移相算法计算出四路相应的级联单元触发脉冲。驱动脉 冲发生板将触发脉冲发送至IGBT驱动电路，经过处理后触发级联H桥上的四个IGBT驱动 电路，同时IGBT驱动电路将IGBT故障信号反馈给驱动脉冲发生板。如图7所示，中央数据处理板、数据采集板、级联单元调度板、通信接口板和电源 板上采用可插拔式设计，拥有完全相同的第一接插件211和第二接插件212，通过这两个接 插件插列在同一块底板21的不同插槽上。根据实际系统的需要，底板上可增插数据采集板 和级联单元调度板以达到扩展数据采集和增加级联单元数的目的。第一接插件211上包括 +3. 3V电源、地线(GND)、十二位地址总线DAO DA11、十六位数据总线DBO DB15以及若 干片选、读/写使能端口。第二接插件212上包括有+24V电源以及地线(GND)。中央数据 处理板上的第一 FPGA芯片通过第一接插件211上的片选、读/写使能端口，在不同时刻将 数据总线分别释放给中央数据处理板、数据采集板、级联单元调度板和通信接口板进行读 写操作，实现整个系统的数据通信。本实用新型基于DSP与FPGA芯片的动态电压恢复器控制系统的工作原理为在每 个控制周期内，中央数据处理板的第一 DSP芯片、第二 DSP芯片通过底板插槽的数据总线从 数据采集板与级联单元调度板读取系统电压电流以及各级联单元的运行状态。当检测到电 压瞬时突变，第一 DSP芯片、第二 DSP芯片根据系统电压瞬时值、相位以及直流母线电压等 迅速计算出PWM占空比，经由底板插槽的数据总线传送至级联单元调度板。级联单元调度 板上的第三FPGA芯片根据中央数据处理板所发出的控制信号及PWM占空比，统一调度各个 级联单元的驱动脉冲发生板。驱动脉冲发生板上的第四FPGA芯片根据级联单元调度板所 发出的控制信号，各自计算出本级联单元的PWM开关信号，加上死区后发送至IGBT驱动电 路，控制相关IGBT驱动电路的开通与关断，从而输出补偿电压，抑制电压的突变。由于本实 用新型采用两片高性能32位浮点数DSP共同分担系统计算任务，因而计算速度快、精度高， 另一方面，系统的数据采集与数据通信均由FPGA芯片控制，不需要DSP芯片的参与，很大地 提高了系统采样速度与精度，实现了系统的快速动态响应。虽然以上描述了本实用新型的具体实施方式
，但是本领域的技术人员应当理解， 这些仅是举例说明，在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做 出多种变更或修改。因此，本实用新型的保护范围由所附权利要求书限定。
权利要求一种基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在于，其包括中央数据处理板、数据采集板、级联单元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信。
2.如权利要求1所述的基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在 于，所述中央数据处理板包括第一 DSP芯片、第二 DSP芯片、第一 FPGA芯片、第一电源管理 模块和第一晶振电路，第一电源管理模块与第一晶振电路连接，第一晶振电路与第一 DSP 芯片、第二 DSP以及第一 FPGA芯片连接，第一 DSP芯片、第二 DSP芯片各自通过一条数据线 与一条地址线与第一 FPGA芯片连接。
3.如权利要求1所述的基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在 于，所述数据采集板包括第二 FPGA芯片和第一模数转换芯片、第一信号整形调理电路、第 二电源管理模块、第二晶振电路，第二 FPGA芯片与第一模数转换芯片、第二晶振电路、第二 电源管理模块连接，第一信号整形调理电路与第一模数转换芯片连接。
4.如权利要求1所述的基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在 于，所述级联单元调度板包括第三FPGA芯片、第三电源管理模块、第三晶振电路、第一光纤 驱动电路，第三FPGA芯片与第一光纤驱动电路、第三电源管理模块、第三晶振电路连接，第 三电源管理模块还与第一光纤驱动电路连接。
5.如权利要求1所述的基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在 于，所述通信接口板包括第三DSP芯片、第四FPGA芯片、第四晶振电路、RS485接口、RS23接 口、CAN接口、USB接口、HMI接口、SIM接口和Ethernet接口，第四晶振电路与第四FPGA芯 片、第三DSP芯片连接，第四晶振电路为第四FPGA芯片与第三DSP芯片提供外接时钟，第四 FPGA芯片与RS485接口、RS232接口和SIM接口的数据线均有独立连接，第四FPGA芯片与 USB接口、HMI接口和Ethernet接口共用一条数据线，第三DSP芯片与CAN接口的数据线相 连，第四FPGA芯片与第三DSP芯片之间通过共用一条数据总线实现数据通信。
6.如权利要求5所述的基于DSP与FPGA芯片的动态电压恢复器控制系统，其特征在 于，所述驱动脉冲发生板包括第五FPGA芯片、第二模数转换芯片、第二信号整形调理电路、 第五晶振电路、第四电源管理模块、第二光纤驱动电路，第五晶振电路与第五FPGA芯片连 接，第四电源管理模块与第四FPGA芯片连接，第二信号整形调理电路与第二模数转换芯片 连接，第五FPGA芯片与第二模数转换芯片、第二光纤驱动电路连接。
专利摘要本实用新型公开了一种基于DSP与FPGA芯片的动态电压恢复器控制系统，其包括中央数据处理板、数据采集板、级联单元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信。本实用新型能满足快速动态响应与高计算精度的要求，且能实现稳定的数据通信。
文档编号G05B19/04GK201733093SQ20102019035
公开日2011年2月2日 申请日期2010年5月11日 优先权日2010年5月11日
发明者周悦, 宋晋峰, 赵金良, 陈国栋 申请人:上海电气集团股份有限公司