一种速变信号采编器的制造方法
【专利摘要】本发明涉及一种速变信号采编器，首先将需要采集的高速模拟信号调理到采编器的输入范围之内，并进行抗混迭滤波，之后送入AD变换器进行高速采集，并和数字量信号一起送入高速编码板统一进行量化编码，编码后的信号再统一由高速串行数据发送接口发送给固态存储器或其它固态存储设备。围绕上述基本功能，采用模块化设计，即包括信号调理模块、数字信号编码模块、高速混合编码模块、高速串行发送模块及电源模块。FPGA作为主控芯片实现所有的逻辑控制功能。本发明体积小巧、采集速度快、编码率高、可以实现数字信号与模拟信号混合编码、采编信号输出接口硬件简单并实现了标准化，满足了用户的使用需求。
【专利说明】一种速变信号采编器
【技术领域】
[0001]本发明涉及一种速变信号采编器，特别是涉及一种属于模拟数字信号高速混合采编装置的速变信号采编器。
【背景技术】
[0002]一般的数据采集系统是指将温度、压力、位移、流量等模拟信号转换、编码成数字信号后，由计算机存储、处理、显示的过程。相应的系统就称为数据采集系统。数据采集系统主要任务是，采集传感器输出的模拟号并转换成计算机能识别的数字量，送入计算机，根据不同需要而由计算机进行相应计算与处理，得到所需的数据。
[0003]目前的数据采集系统多数还是基于传统PC结构，而这种结构在存储容量的扩展性、存储的速度、可靠性、容错性、配置的灵活性、占用空间适应性等方面都还有很大的不足。具体来说，目前基于单片机或DSP方式的数据采集系统有以下不足之处:1)单片机的时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占很大的比例，效率低，难以适应高速数据采集系统的要求。2) DSP的运算速度快，擅长处理密集的乘加运算，但很难完成外围的复杂硬件逻辑控制。
[0004]现在常用的采集方式是通过数据采集板卡实现数据采集。采用板卡方式的数据采集系统不仅安装麻烦、易受机箱内环境的干扰，而且容易受计算机插槽数量和地址、中断资源的限制。这些采集系统结构比较复杂，成本较高，常见的连接图见图1所示。
[0005]随着航天航空、气象、通信等多个领域对数据采集处理的要求不断提高，传统的设备已经无法满足某些特定场合的使用要求，基于以上考虑，亟需提供一种新型的速变信号米编器。
【发明内容】
[0006]本发明要解决的技术问题是提供一种体积小巧、采集速度快、编码率高、可以实现数字信号与模拟信号混合编码、采编信号输出接口硬件简单并实现了标准化的速变信号采编器。
[0007]为解决上述技术问题，本发明一种速变信号采编器，包括信号调理模块、数字信号编码模块、高速混合编码模块、高速串行发送模块、多路选择器、FPGA，以及为上述器件供电的电源模块；
[0008]所述信号调理模块采用运放AD822搭建调适电路，将输入信号缩放到AD采集的范围；
[0009]多路选择器实现高速混合编码模块轮流采集多个通道的数据；
[0010]高速混合编码模块采用高速AD转换器实现输入信号的量化编码；
[0011]FPGA控制AD转换器的控制逻辑，FPGA根据各自信号不同的采样率结合数字量的编码率将所有采集信号的数字编码组合成一个数据帧；
[0012]数字信号编码模块采用差分接收芯片DS26LS32将PCM数字码差分形式的数字信号转换成为TTL电平信号，供FPGA处理；
[0013]高速串行发送模块将编码后的数据帧通过LVDS接口向外发送。
[0014]电源模块包括一级模块与二级模块；一级模块将外部输入电源采用DC/DC进行隔离变换，隔离变换后的电源提供给内部各个模块使用；二级模块包括信号调理部分使用的
6.5V电源、AD变换器和串行发送模块使用的5V供电，FPGA的核心逻辑供电1.2V及外围接口供电3.3V。
[0015]数字信号编码模块采用电平转换芯片MAX3002将TTL电平信号由5V电平转换成
3.3V电平。
[0016]对于传输距离较远的应用场合，所述高速串行发送模块内包含有将LVDS转换为RS422差分串行信号的功能。
[0017]本发明优点如下:
[0018]输入信号配置灵活、自由组合，由于信号调理电路为标准化的模块，可以根据信号性质和不同处理方法设计标准输出接口的前端调理电路，目前已经实现的调理模块有振动、冲击、噪声等速变参数和应变、温度、压力等缓变参数。
[0019]实现了模拟信号与数字信号的混合编码，所有模拟信号通过FPGA控制轮询采编，转换为数字编码后存放在相应的缓冲区，各种类型的数字量信号包括有格式的PCM码流或各种无格式的数字编码也存入相应的缓冲区，在缓冲区内进行组帧，编码为一个混合数据包。
[0020]控制逻辑完全由FPGA控制，不需要单片机或DSP及其外围的复杂设备，减小了系统硬件设计的复杂性，大大缩小了模块的体积，适用于许多型号火箭与导弹对安装空间比较受限的试验场合。
[0021]采样速率高，之前以单片机或DSP为主控芯片的数据采编器受限于CPU的速度只能达到数百Ksps左右，FPGA时钟主频大大提高，更主要的是FPGA为并行流水线结构，信号的采编、存储和编码可同步进行，我们实现的单采编板速度可达4?5Msps。
[0022]实现数据采集与数据存储的分离，信号采编器与信号存储器分离，特别适合于航天火箭导弹系统的试验应用，在受较大落地冲击而造成采编器损坏的情况下，可单独取出抗冲击的数据存储器读取试验数据。
[0023]数据组帧传送，每帧数据均有效验码，降低了数据传输误码率，并且编码输出接口标准化，硬件简单化，最少使用4线即可实现数据传输，采用差分RS422总线传输距离可达20米左右，便于采编器和存储器的分别安装。
【专利附图】
【附图说明】
[0024]图1为以往的数据采集板卡与计算机连接图。
[0025]图2为本发明所提供的一种速变信号采编器的示意图。
图3为速变信号采编器外形图。
图4为速变信号采编器内部板卡摆放示意图。
【具体实施方式】
[0026]下面结合附图和实施例对本发明作进一步详细的说明。
[0027]现场可编程门阵列(FPGA)器件是近几年来发展迅速的一种大规模集成电路。它是由掩膜可编程门阵列和可编程逻辑器件二者演变来的，因此，FPGA既有门阵列的高逻辑密度和通用性，又有可编程器件的用户可编程性。FPGA集成规模比较大，适用于时序、组合等各种逻辑电路应用场合，兼有串、并行工作方式和高集成度、高速、高可靠性等明显的特点，其时钟延迟可达纳秒级，同时，在基于芯片的设计中可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的性能指标和可靠性。而且FPGA的现场可编程技术使可编程器件在使用上更为方便，大大减少了设计费用，降低了设计风险。正是由于FPGA具有这些优点，FPGA在超高速应用领域和实时测控方面有非常广阔的应用前景。随着大规模现场可编程逻辑器件的发展，系统设计进入“片上可编程系统”(SOPC)的新纪元；芯片朝着高密度、低压、低功耗方向挺进；在SOC芯片上可以将微处理器、数字信号处理器、存储器、逻辑电路、模拟电路集成在一个芯片上。FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。
[0028]本发明速变信号采编器首先将需要采集的高速模拟信号调理到采编器的输入范围之内，并进行抗混迭滤波，之后送入AD变换器进行高速采集，并和数字量信号一起送入高速编码板统一进行量化编码，编码后的信号再统一由高速串行数据发送接口发送给固态存储器或其它固态存储设备。围绕上述基本功能，采用模块化设计，S卩:信号调理模块、数字信号编码模块、高速混合编码模块、高速串行发送模块及电源模块。FPGA作为主控芯片实现所有的逻辑控制功能。见图2所示。
[0029]具体来说，本发明包括信号调理模块、数字信号编码模块、高速混合编码模块、高速串行发送模块、多路选择器、FPGA，以及为上述器件供电的电源模块。
[0030]速变信号采编器的信号调理模块采用运放AD822搭建调适电路，将输入信号缩放到AD采集的范围，AD822是一款双通道、精密、低功耗、FET输入运算放大器，其带宽和精度满足我们的使用要求。根据采样定理按照采样频率的2.56倍设计二阶低通抗混滤波器，由于本设计每个高速采编模块使用I路高速AD轮询采集16个通道的数据，因此需要I个多路选择器MAX306来完成这一功能，之所以把MAX306放在调理模块内，一方面是为了节省采集编码板的空间，另一方面是为了大量信号线不跨板相连，减少干扰。
[0031]数字信号编码模块采用差分接收芯片DS26LS32将PCM码流等差分形式的数字信号转换成为TTL电平信号，但是这个芯片的接口电平是5V，而后面处理这一信号的FPGA的接口电平最高只有3.3V，因此要将这一数据流转换成为3.3V电平标准。需要选用一片电平转换芯片MAX3002来实现电平转换功能。
[0032]高速混合编码模块采用高速AD转换器实现输入信号的量化编码，采用16位高速AD实现的信噪比达85dB左右。AD的控制逻辑由FPGA控制，FPGA根据各自信号不同的采样率结合数字量的编码率将所有采集信号的数字编码组合成一个数据帧，数据帧的长度根据采样率和输入信号数量的不同从IkByte到2kByte不等。
[0033]高速串行发送模块将编码后的数据帧通过LVDS接口向外发送，数据发送遵循PCM码流的编码原则，可以增加帧同步、字同步和码同步增强抗干扰能力，传输数据中包含有累加校验和作为数据正确性验证。模块内还包含有将LVDS转换为RS422差分串行信号的功能。
[0034]电源模块分为一级模块与二级模块。一级模块将外部输入电源采用DC/DC进行隔离变换，这一隔离变换后的电源再提供给内部各个模块使用。二级模块包括信号调理部分使用的6.5V电源、AD变换器和串行发送模块使用的5V供电，FPGA的核心逻辑供电1.2V及外围接口供电3.3V。各个供电模块均按照二级降额设计，确保采编器稳定可靠运行。
[0035]用户不需要设置额外的参数，上电后既可以按照设定值对设备进行初始化设置、启动信号的采集、编码和发送功能。外界需要采集的高速信号(如振动、冲击噪声等)经调适滤波后送入AD进行量化编码，AD的采样率由FPGA控制，FPGA程序同时负责将采集到的数据按照统一的格式编码为数据包，再将这一数据包通过LVDS接口或者RS422接口发送给外部的固态存储设备。FPGA程序也可以设置为通过控制IO 口实现多种工作模式，输入信号数及采样速率均可根据既定的档位调节，甚至可以通过计算机界面设置采集参数，模块之间为内部总线连接，通讯信息由FPGA总线分发给各模块。
[0036]用于各种速变、缓变及数字量信号的采集、编码、发送任务。
[0037]本发明用于各种速变、缓变及数字量信号的采集、编码、发送任务。其基本工作流程如下:
[0038]第I步，用户根据相应的编号连接好采编器与传感器之间的传输电缆。在确保准确无误的基础上加电启动采编器；
[0039]第2步，上电复位之后首先执行FPGA模块的初始化。在初始化模块结束时，将置位初始化标志，其它模块在此标志置位的情况下才可以执行；即，初始化模块执行完毕之前，其他模块都不会开始执行；
[0040]第3步，初始化AD转换芯片AD7671的配置与工作模式，按照速变通道轮询表将MAX306选通为轮询序号为O的通道(I通道)。初始化高速传输接口芯片的工作模式及FPGA内各缓冲区标志。最后建立AD、内部缓冲区及传输接口的各个时钟；
[0041]第4步，启动AD采集模块中的3个子模块:启动转换模块；读数模块；缓冲区控制模块。这3个模块均为串行块。作用分别是将AD的采样率时钟切换到预设定的档位。按照通道轮询表切换AD转换通道，转换结果存入缓冲区数组相应的位置，数组缓冲区有2个，当一个缓冲区写满，后续的数据将写入另一个缓冲区，而写满的缓冲区触发编码发送逻辑。以此避免发送过程中数据被破坏；
[0042]第5步，启动数据发送模块，数据发送模块在AD数据缓冲区或数字量数据缓冲区填满时触发，通过高速传输借口将填满的缓冲区内数据按照既定格式打包发出。数据发送模块包括两个子模块:发送准备模块；字节发送模块。其中，发送准备模块用来协调模拟信号与数字信号所使用的两个独立缓冲区对发送总线的占用情况。字节发送模块将数据按字节发送给固态存储器等接收存储设备；
[0043]速变信号采编器已形成系列化、标准化，体积也由最初首轮研制时的200_X250_X180mm缩减为120mm*75mm*70mm，适应更广泛的场合。尺寸见图3和图4所
/Jn ο
[0044]速变信号采编器在为单位提升技术水平、扩充产品系列、创造经济效益的同时，也为用户单位带来显著的经济与社会效益。与以往采编设备相比，该采编器体积小巧，抗冲击振动性能更强、操作方便、对操作人员要求低、对安装空间要求小，容易形成标准化的系列，代替了很多以往必须按要求定制的试验，研制生产周期大大缩短。
[0045]速变信号采编器的实施效果表明，革新化的设计迎合了用户和市场的需求，能较好的满足用户的使用要求，具有良好的经济和社会效益。
【权利要求】
1.一种速变信号采编器，其特征在于:包括信号调理模块、数字信号编码模块、高速混合编码模块、高速串行发送模块、多路选择器、FPGA，以及为上述器件供电的电源模块； 所述信号调理模块采用运放AD822搭建调适电路，将输入信号缩放到AD采集的范围； 多路选择器实现高速混合编码模块轮流采集多个通道的数据； 高速混合编码模块采用高速AD转换器实现输入信号的量化编码； FPGA控制AD转换器的控制逻辑，FPGA根据各自信号不同的采样率结合数字量的编码率将所有采集信号的数字编码组合成一个数据帧； 数字信号编码模块采用差分接收芯片DS26LS32将PCM数字码差分形式的数字信号转换成为TTL电平信号，供FPGA处理； 高速串行发送模块将编码后的数据帧通过LVDS接口向外发送。
2.根据权利要求1所述的一种速变信号采编器，其特征在于:所述电源模块包括一级模块与二级模块；一级模块将外部输入电源采用DC/DC进行隔离变换，隔离变换后的电源提供给内部各个模块使用；二级模块包括信号调理部分使用的6.5V电源、AD变换器和串行发送模块使用的5V供电，FPGA的核心逻辑供电1.2V及外围接口供电3.3V。
3.根据权利要求1所述的一种速变信号采编器，其特征在于:所述数字信号编码模块采用电平转换芯片MAX3002将TTL电平信号由5V电平转换成3.3V电平。
4.根据权利要求1所述的一种速变信号采编器，其特征在于:对于传输距离较远的应用场合，所述高速串行发送模块内包含有将LVDS转换为RS422差分串行信号的功能。
【文档编号】G05B19/04GK103777529SQ201210407882
【公开日】2014年5月7日 申请日期:2012年10月24日 优先权日:2012年10月24日
【发明者】吴瑞斌, 张玉喜, 陈楠, 李铁康, 徐弘达, 李雅梅 申请人:北京强度环境研究所, 北京航天斯达新技术装备公司, 天津航天瑞莱科技有限公司, 中国运载火箭技术研究院