专利名称：不受工艺偏差影响的精密恒流源中的温度补偿电路的制作方法
技术领域：
本实用新型应用于集成电路设计中的模拟集成电路和混合集成电路设计领域，尤其应用在模拟或混合设计中对恒流源有很高精度要求的芯片设计中，例如多位高精度的ADC、DAC或回路供电仪表等芯片的设计中。
背景技术：
在集成电路设计的行业里，一直以来基准电压源和基准电流源是模拟集成电路和混合集成电路设计中的关键模块，广泛应用于数模转换器、振荡器、放大器等电路中，它们的精度会直接影响芯片整体的性能。尤其是在多位高精度的ADC和DAC芯片的设计中，对基准电流源的精度有着极高的要求。高精度、高稳定性的基准电流源支撑着高性能电路，所以设计一款高精度基准电流源有着十分重要的现实意义。其中电流的温度补偿技术是实现高精度恒流源的关键技术。目前国内外对基准电流源的研究比较少，报道中还没有成熟的电路结构可以产生10ppm/°C以内的基准电流源。通用的产生基准电流源的方法是在基准电压的基础上通过一个电阻将电压信号转换成电流信号，所以电阻的精度也直接影响着恒流源的精度。电阻是一个对工艺和温度极其敏感的量，大部分的模拟或混合芯片的设计都会对这种直接影响精度的电阻进行修调，让其精度达到一个比较精确的指标，要想进一步提高精度则需要引入温度补偿技术。传统电流源温度补偿的方法是利用分支电流的正、负温度系数简单地叠加进行两级温度补偿，这种温度补偿方法需要引入四个补偿参数的变量，难于同时控制，而且受工艺偏差的影响，补偿后的电流源温度系数不慎理想。然而随着集成电路的飞速发展，模拟或混合芯片对精度的要求越来越高，研究一种不受工艺偏差影响的的电流温度补偿技术会对行业的发展起到关键性的作用。
发明内容
实用新型目的本实用新型涉及一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其目的是解决以往的技术受工艺偏差影响以至于电流源精度低、稳定性差的问题。技术方案本实用新型是通过以下技术方案实现的一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其特征在于该电路由电阻分压器及多个晶体管构成；电阻分压器为串联在一起的第一电阻R1、第二电阻R2和第三电阻R3，R1的一端接2. 5V基准电压，R3另一端接地；第一 PMOS晶体管PU NMOS晶体管NI和第四电阻R4产生一支路电流，PMOS晶体管Pl的源接电源VCC，栅漏短接，接第一 NMOS晶体管NI的漏端，第一 NMOS晶体管NI的栅接2. 5V基准电压，第一 NMOS晶体管NI的源接第四电阻R4的一端，第四电阻R4另一端接地；第二 PMOS晶体管P2和第一 NPN型晶体管Ql以及第二 NPN型晶体管Q2组成一条支路，第二 PMOS晶体管P2的源端接电源VCC，栅接第一PMOS晶体管Pl的栅，第一 NPN型晶体管Ql的基极和集电极短接接第二 PMOS晶体管P2的漏端，第二 NPN型晶体管Q2基极和集电极短接接第一 NPN型晶体管Ql的发射极，第二 NPN型晶体管Q2的发射极接地，第二 PMOS晶体管P2的漏端引出电压信号Vtemp ;第三PMOS晶体管P3和第二 NMOS晶体管N2组成支路，第三PMOS晶体管P3的源端接电源VCC，栅接第一 PMOS晶体管Pl的栅，第二 NMOS晶体管N2栅漏短接接第三PMOS晶体管P3的漏，源端接地；第三PMOS晶体管P3的漏端引出电压信号VB ；第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8和第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5组成一个比较器，第五NMOS晶体管N5为差分对提供尾电流，栅接电压VB，源极接地，第三NMOS晶体管N3和第四NMOS晶体管N4是比较器的差分对，第三NMOS晶体管N3和第四NMOS晶体管N4的源端接在一起然后一起接第五NMOS晶体管N5的漏端，第三NMOS晶体管N3的栅接1. 6V，第四NMOS晶体管N4的栅接电压信号Vtemp，负载管第七PMOS晶体管P7的栅漏短接接第三NMOS晶体管N3的漏端，负载管第八PMOS晶体管P8的栅接第七PMOS晶体管P7的栅，漏接第四NMOS晶体管N4的漏，第四PMOS晶体管P4栅漏短接接第七PMOS晶体管P7的源，第四PMOS晶体管P4的源接电源VCC，第五PMOS晶体管P5栅漏短接接第八PMOS晶体管P8的源，第五PMOS晶体管P5的源接电源VCC ；第九PMOS晶体管P9、第十PMOS晶体管P10、第十二 PMOS晶体管P12、第十三PMOS晶体管P13和第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8组成一个比较器，第八NMOS晶体管N8为差分对提供尾电流，栅接电压VB，源极接地；第六NMOS晶体管N6、第七NMOS晶体管N7是比较器的差分对，第六NMOS晶体管N6和第七NMOS晶体管N7的源端接一起后再接第八NMOS晶体管N8的漏端，第六NMOS晶体管N6的栅接1. 0V，第七NMOS晶体管N7的栅接Vtemp，负载管第十二 PMOS晶体管P12的栅漏短接接第七NMOS晶体管N7的漏端，负载管第十三PMOS晶体管P13的栅接第十二 PMOS晶体管P12的栅，第十三PMOS晶体管P13的漏接第六NMOS晶体管N6的漏，第九PMOS晶体管P9栅漏短接接第十二 PMOS晶体管P12的源，第九PMOS晶体管P9的源接电源VCC，第十PMOS晶体管PlO栅漏短接接第十三PMOS晶体管P13的源 ，第十PMOS晶体管PlO的源接电源VCC ;第六PMOS晶体管P6的栅接比较器(I)中第五PMOS晶体管P5的栅，第六PMOS晶体管P6的源接电源VCC，第i^一PMOS晶体管Pll的栅接比较器(2)中第十PMOS晶体管PlO的栅，第i^一 PMOS晶体管Pll的源接电源VCC，第六PMOS晶体管P6和第i^一 PMOS晶体管Pll的漏端接在一起。优点及效果本实用新型提供一种不受工艺偏差影响的精密恒流源中的温度补偿电路，这种补偿电路不受工艺偏差影响，避免了电流直接受某电阻阻值和某晶体管影响的问题，在原本呈现抛物线形状恒流源温度曲线的低温段和高温段进行电流补偿，使得恒流源在各个工艺角的温度系数均在8ppm/°C以内。本实用新型的具体优点如下(I)不受工艺偏差的影响，补偿电流的特性不受电阻阻值或晶体管的工艺偏差造成的影响。(2)本实用新型提出的电路设计方法简单，能够被设计者很容易地应用于集成电路模拟和混合电路的设计当中。
图1为传统的电流叠加型温度补偿电路图2为实用新型的不受工艺偏差影响的精密恒流源中的温度补偿电路[0016]图3为使用运放结构产生的恒流源电路图。
具体实施方式
以下结合附图对本实用新型做进一步的说明如图1所示，本实用新型提供一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其特征在于该电路由电阻分压器及多个晶体管构成；电阻分压器为串联在一起的第一电阻R1、第二电阻R2和第三电阻R3，Rl的一端接2. 5V基准电压，R3另一端接地，Rl和R2间产生1. 6V电压，R2和R3间产生1. OV电压；第一 PMOS晶体管PU NMOS晶体管NI和第四电阻R4产生一支路电流，PMOS晶体管Pl的源接电源VCC，栅漏短接，接第一 NMOS晶体管NI的漏端，第一 NMOS晶体管NI的栅接2. 5V基准电压，第一 NMOS晶体管NI的源接第四电阻R4的一端，第四电阻R4另一端接地；第二 PMOS晶体管P2和第一 NPN型晶体管Ql以及第二 NPN型晶体管Q2组成一条支路，第二 PMOS晶体管P2的源端接电源VCC，栅接第一PMOS晶体管Pl的栅，第一 NPN型晶体管Ql的基极和集电极短接接第二 PMOS晶体管P2的漏端，第二 NPN型晶体管Q2基极和集电极短接接第一 NPN型晶体管Ql的发射极，第二 NPN型晶体管Q2的发射极接地，第二 PMOS晶体管P2的漏端引出电压信号Vtemp ;第三PMOS晶体管P3和第二 NMOS晶体管N2组成支路，第三PMOS晶体管P3的源端接电源VCC，栅接第一 PMOS晶体管Pl的栅，第二 NMOS晶体管N2栅漏短接接第三PMOS晶体管P3的漏，源端接地；第三PMOS晶体管P3的漏端引出电压信号VB ；第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8和第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5组成一个比较器1，第五NMOS晶体管N5为差分对提供尾电流，栅接电压VB,源极接地，第三NMOS晶体管N3和第四NMOS晶体管N4是比较器的差分对，第三NMOS晶体管N3和第四NMOS晶体管N4的源端接在一起然后一起接第五NMOS 晶体管N5的漏端，第三NMOS晶体管N3的栅接1. 6V，第四NMOS晶体管N4的栅接Vtemp，负载管第七PMOS晶体管P7的栅漏短接接第三NMOS晶体管N3的漏端，负载管第八PMOS晶体管P8的栅接第七PMOS晶体管P7的栅，漏接第四NMOS晶体管N4的漏，第四PMOS晶体管P4栅漏短接接第七PMOS晶体管P7的源，第四PMOS晶体管P4的源接电源VCC，第五PMOS晶体管P5栅漏短接接第八PMOS晶体管P8的源，第五PMOS晶体管P5的源接电源VCC ；第九PMOS晶体管P9、第十PMOS晶体管P10、第十二 PMOS晶体管P12、第十三PMOS晶体管P13和第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8组成一个比较器2，第八NMOS晶体管N8为差分对提供尾电流，栅接电压VB，源极接地；第六NMOS晶体管N6、第七NMOS晶体管N7是比较器的差分对，第六NMOS晶体管N6和第七NMOS晶体管N7的源端接一起后再接第八NMOS晶体管N8的漏端，第六NMOS晶体管N6的栅接1. 0V,第七NMOS晶体管N7的栅接Vtemp，负载管第十二 PMOS晶体管P12的栅漏短接接第七NMOS晶体管N7的漏端，负载管第十三PMOS晶体管P13的栅接第十二 PMOS晶体管P12的栅，第十三PMOS晶体管P13的漏接第六NMOS晶体管N6的漏，第九PMOS晶体管P9栅漏短接接第十二PMOS晶体管P12的源，第九PMOS晶体管P9的源接电源VCC，第十PMOS晶体管PlO栅漏短接接第十三PMOS晶体管P13的源，第十PMOS晶体管PlO的源接电源VCC ;第六PMOS晶体管P6的栅接比较器I中第五PMOS晶体管P5的栅，第六PMOS晶体管P6的源接电源VCC，第H^一 PMOS晶体管Pll的栅接比较器2中第十PMOS晶体管PlO的栅，第i^一 PMOS晶体管Pll的源接电源VCC，第六PMOS晶体管P6和第i^一 PMOS晶体管Pll的漏端接在一起。[0021]图2是本实用新型的不受工艺偏差影响的精密恒流源中的温度补偿电路的具体电路结构，总体思想是利用PN结正向结压降的温度系数几乎不受工艺偏差影响的特性和运放中负载电流与差分对正负端电压差的关系特性提出了一种避免工艺偏差影响的分段温度补偿技术。通过比较器差分对正负端的电压差随温度的变化而改变，导致两路负载管中的电流分配情况发生明显变化，将两个比较器中随温度变化趋势相反的两路电流通过镜像后叠加，形成了全温度下的温度补偿电流。如图2所示，本实用新型电路包括电阻分压电路，2. 5V基准电压源经过第一电阻R1、第二电阻R2、第三电阻R3产生1. 6V和1. OV电压；包括由第一PMOS晶体管P1、第一NMOS晶体管N1、第四电阻R4组成的一电流源，第一 NMOS晶体管NI作为放大管，栅极接2. 5V基准电压，第一 PMOS晶体管Pl做负载管；第二 PMOS晶体管P2、第一 NPN型晶体管Ql和第二NPN型晶体管Q2组成的支路电路是通过第二 PMOS晶体管P2的栅和第一 PMOS晶体管Pl的栅接在一起镜像得来的，此支路两个PN结叠加产生一个电压信号Vtemp ;第三PMOS晶体管P3和第二 NMOS晶体管N2组成的支路，其电路是由第三PMOS晶体管P3栅极和第一 PMOS晶体管Pl栅极接在一起镜像得来的，此支路通过第二 NMOS晶体管N2的栅漏短接产生一偏置电压VB ;第四PMOS晶 体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5组成比较器，差分对正端接电压Vtemp，负端接电压1. 0V，为差分支路提供电流的第五NMOS晶体管N5的栅电压由偏置电压VB提供，第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8是负载管；第九PMOS晶体管P9、第十PMOS晶体管P10、第十二 PMOS晶体管P12、第十三PMOS晶体管P13、第六NMOS晶体管N6、第七NMOS晶体管N7和第八NMOS晶体管NS组成和前一个相同结构的比较器，差分对正端接电压1. 6V，负端接电压Vtemp ;经过第六PMOS晶体管P6的电流15是由第五PMOS晶体管P5镜像过来的，经过第i^一 PMOS晶体管Pll的电流16是由第十PMOS晶体管PlO镜像过来的，补偿电流I。就相当于是两个比较器的两支路电流叠加产生的。在实际应用中根据实际需要补偿电流的大小来调节电阻Rl、R2、R3的大小和比例，从而使连接到两个比较器差分对的输入电压改变，进而其负载电流分配情况会产生变化。一个实际应用是图2产生的补偿电流Itj端连接到图3中第一 PMOS管的漏端，为恒流源提供温度补偿电流。本实用新型结构合理，效果明显，实施方便，利于推广应用。
权利要求1.一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其特征在于该电路由电阻分压器及多个晶体管构成；电阻分压器为串联在一起的第一电阻R1、第二电阻R2和第三电阻R3，Rl的一端接2. 5V基准电压，R3另一端接地；第一 PMOS晶体管PU NMOS晶体管NI和第四电阻R4产生一支路电流，PMOS晶体管Pl的源接电源VCC，栅漏短接，接第一 NMOS晶体管NI的漏端，第一 NMOS晶体管NI的栅接2. 5V基准电压，第一 NMOS晶体管NI的源接第四电阻R4的一端，第四电阻R4另一端接地；第二 PMOS晶体管P2和第一 NPN型晶体管Ql以及第二 NPN型晶体管Q2组成一条支路，第二 PMOS晶体管P2的源端接电源VCC，栅接第一PMOS晶体管Pl的栅，第一 NPN型晶体管Ql的基极和集电极短接接第二 PMOS晶体管P2的漏端，第二 NPN型晶体管Q2基极和集电极短接接第一 NPN型晶体管Ql的发射极，第二 NPN型晶体管Q2的发射极接地，第二 PMOS晶体管P2的漏端引出电压信号Vtemp ;第三PMOS晶体管P3和第二 NMOS晶体管N2组成支路，第三PMOS晶体管P3的源端接电源VCC，栅接第一 PMOS晶体管Pl的栅，第二 NMOS晶体管N2栅漏短接接第三PMOS晶体管P3的漏，源端接地；第三PMOS晶体管P3的漏端引出电压信号VB ； 第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8和第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5组成一个比较器，第五NMOS晶体管N5为差分对提供尾电流，栅接电压VB，源极接地，第三NMOS晶体管N3和第四NMOS晶体管N4是比较器的差分对，第三NMOS晶体管N3和第四NMOS晶体管N4的源端接在一起然后一起接第五NMOS晶体管N5的漏端，第三NMOS晶体管N3的栅接1. 6V，第四NMOS晶体管N4的栅接电压信号Vtemp，负载管第七PMOS晶体管P7的栅漏短接接第三NMOS晶体管N3的漏端，负载管第八PMOS晶体管P8的栅接第七PMOS晶体管P7的栅，漏接第四NMOS晶体管N4的漏，第四PMOS晶体管P4栅漏短接接第七PMOS晶体管P7的源，第四PMOS晶体管P4的源接电源VCC，第五PMOS晶体管P5栅漏短接接第八PMOS晶体管P8的源，第五PMOS晶体管P5的源接电源VCC ； 第九PMOS晶体管P9、第十PMOS晶体管P10、第十二 PMOS晶体管P12、第十三PMOS晶体管P13和第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8组成一个比较器，第八NMOS晶体管N8为差分对提供尾电流，栅接电压VB，源极接地；第六NMOS晶体管N6、第七NMOS晶体管N7是比较器的差分对，第六NMOS晶体管N6和第七NMOS晶体管N7的源端接一起后再接第八NMOS晶体管N8的漏端，第六NMOS晶体管N6的栅接1. 0V,第七NMOS晶体管N7的栅接Vtemp，负载管第十二 PMOS晶体管P12的栅漏短接接第七NMOS晶体管N7的漏端，负载管第十三PMOS晶体管P13的栅接第十二 PMOS晶体管P12的栅，第十三PMOS晶体管P13的漏接第六NMOS晶体管N6的漏，第九PMOS晶体管P9栅漏短接接第十二 PMOS晶体管P12的源，第九PMOS晶体管P9的源接电源VCC，第十PMOS晶体管PlO栅漏短接接第十三PMOS晶体管P13的源，第十PMOS晶体管PlO的源接电源VCC ;第六PMOS晶体管P6的栅接比较器(I)中第五PMOS晶体管P5的栅，第六PMOS晶体管P6的源接电源VCC，第i^一PMOS晶体管Pll的栅接比较器(2)中第十PMOS晶体管PlO的栅，第i^一 PMOS晶体管Pll的源接电源VCC，第六PMOS晶体管P6和第i^一 PMOS晶体管Pll的漏端接在一起。
专利摘要本实用新型涉及一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其解决了以往的技术受工艺偏差影响以至于电流源精度低、稳定性差的问题。本实用新型结构合理，效果明显，实施方便，利于推广应用。
文档编号G05F1/567GK202870667SQ20122056657
公开日2013年4月10日 申请日期2012年10月31日 优先权日2012年10月31日
发明者辛晓宁 申请人:沈阳工业大学