一种新型抗干扰姿态控制电路解算系统的制作方法
【专利摘要】本发明涉及一种新型抗干扰姿态控制电路解算系统，其硬件部分由嵌入式微处理器、存储器单元、复位单元、通讯单元、外扩电源单元、电源单元、时钟单元、外扩I/O单元及调试单元组成；算法部分涉及的抗干扰姿态控制算法，由离散干扰观测器和反馈控制器构成，首先离散干扰观测器针对系统中存在的执行机构振动等可建模干扰进行实时估计与抵消，其次反馈控制器对存在的空间环境力矩等不可建模干扰进行相应的抑制；本发明构建了软硬件一体的姿态控制电路解算系统，硬件电路结构简单、通讯便捷，控制算法能对不同类型干扰同时进行抵消和抑制，能使系统的姿态控制精度和稳定度得到提高，特别适用于航空航天领域中的高分辨率对地观测、遥感成像等任务。
【专利说明】一种新型抗干扰姿态控制电路解算系统
【技术领域】
[0001]本发明涉及一种新型抗干扰姿态控制电路解算系统，适用于航天器姿态系统的高精度控制。
【背景技术】
[0002]随着航天器高精度、长寿命、高可靠性的发展趋势，航天器机构越来越复杂，航天任务的需求对姿态测量和控制精度要求越来越高，因此对于航天器姿态控制系统的精度提出了更高的要求。航天器入轨后，需要相对于惯性系统或者其他参考系以一定的精度保持在预定的方位或者指向上。航天器在轨飞行过程中，将受到各种外部的太空环境干扰力矩的作用，如重力梯度力矩、气动力矩、太阳辐射压力矩、空间碎片撞击力矩以及磁力矩等；还有来自星体内部干扰力矩，包括传感器测量误差、执行机构振动干扰及系统本身的结构影响等。
[0003]来自航天器系统内、外部的干扰和自身模型参数的变化，严重影响航天器姿态控制的精度和稳定度，现有的姿态控制算法广泛使用的是基于反馈控制算法，在面对日益复杂的空间环境，面对多种不同类型干扰时，已经愈发的难以满足更加精确，难度更大的姿态控制。
[0004]此外航天工程是一项高风险、高投入、高度复杂而又高精度的系统工程，为了降低投入以及风险，仿真成为一个不可或缺的环节。在各类仿真中，综合花费与仿真效果，半物理仿真已经成为最主要的仿真验证方式。通过地面的半物理仿真测试，来验证航天器的各个子系统及相关控制算法的有效性。现有地面半物理仿真系统，姿态确定模块、姿态控制模块及执行机构部分连线均采用有线方式，在进行地面验证时会带来诸多不便，有线方式接线复杂，容易发生连线错误，增加调试难度；同时为了模拟航天器真实环境，需要使用气浮台等设备，在使用有线方式连接时，无法便捷的将关键信息传输至远端的上位机，无法进行更有效的测试与验证。
【发明内容】
[0005]本发明的技术解决问题是:克服现有技术的不足，提供一种具有简单结构、通讯便捷的硬件解算模块，并融合了抗干扰姿态控制算法，实现低成本、高控制精度以及高可靠性的新型抗干扰姿态控制电路解算系统。
[0006]本发明的技术解决方案是:一种新型抗干扰姿态控制电路解算系统，其由硬件电路和抗干扰姿态控制算法构成；硬件组成部分包括嵌入式微处理器、存储器单元、复位单元、通讯单元、外扩电源单元、电源单元、时钟单元、外扩I/o单元及调试单元；所述嵌入式微处理器实现电路内部的信号调理及抗干扰姿态控制算法的解算功能；所述存储器单元包括随机存储器和外扩存储器，随机存储器用于抗干扰姿态控制电路解算系统上电时的程序运行与数据处理，外扩存储器用于掉电时应用程序的保存；所述复位单元具有掉电复位、上电复位及手动复位三种功能，既能够用于嵌入式微处理器中抗干扰姿态控制算法的调试，也可以在嵌入式微处理器中抗干扰姿态控制算法脱机运行过程中，当电路中电源电压超出设定的安全阈值时，自动进行复位，保证本发明抗干扰姿态控制电路解算系统正常运行；所述通讯单元包括串口通讯单元和无线通讯单元，通讯单元用于测试及应用过程中，在不同场合下使用有线及无线方式进行数据传输，其中无线通讯单元用于与远端的上位机进行连接，既能够进行关键信息的传输、存储以及监视的功能，也能够通过上位机更好的测试和验证抗干扰姿态控制电路解算系统中运行的抗干扰姿态控制算法；所述外扩电源单元具有不同大小的电压输出能力，用于给本发明系统中其它外部硬件设施供电；所述电源单元用于提供本发明系统中各类芯片正常工作的电压；所述时钟单元包括快慢两种晶振电路，分别为本发明系统中各类芯片提供不同类型的时钟信号；所述外扩I/o单元用于外接其他外设单元，增加扩展性；所述调试单元用于应用程序的下载与调试；
[0007]抗干扰姿态控制算法由离散干扰观测器和反馈控制器构成，其中离散干扰观测器针对姿态控制系统中执行机构振动等可建模干扰进行估计，反馈控制器对姿态控制系统中建模误差、参数不确定性及空间环境力矩等不可建模干扰进行抑制，复合分层抗干扰姿态控制器完成对干扰的补偿与抑制。
[0008]所述的抗干扰姿态控制算法由嵌入式微处理器进行解算，具体包括一种由离散干扰观测器和反馈控制器构成的复合分层抗干扰姿态控制器，具体实现如下:
[0009]针对姿态控制系统中包含的执行机构振动等可建模干扰，建模误差、参数不确定性及空间环境力矩等不可建模干扰，其中姿态控制系统面临的一类主要的干扰为执行机构振动等可建模干扰，可以表征为:
【权利要求】
1.一种新型抗干扰姿态控制电路解算系统，其特征在于由硬件电路和抗干扰姿态控制算法构成；硬件组成部分包括嵌入式微处理器、存储器单元、复位单元、通讯单元、外扩电源单元、电源单元、时钟单元、外扩I/o单元及调试单元；所述嵌入式微处理器实现电路内部的信号调理及抗干扰姿态控制算法的解算功能；所述存储器单元包括随机存储器和外扩存储器，随机存储器用于抗干扰姿态控制电路解算系统上电时的程序运行与数据处理，外扩存储器用于掉电时应用程序的保存；所述复位单元具有掉电复位、上电复位及手动复位三种功能，既能够用于嵌入式微处理器中抗干扰姿态控制算法的调试，也可以在嵌入式微处理器中抗干扰姿态控制算法脱机运行过程中，当电路中电源电压超出设定的安全阈值时，自动进行复位，保证本发明抗干扰姿态控制电路解算系统正常运行；所述通讯单元包括串口通讯单元和无线通讯单元，通讯单元用于测试及应用过程中，在不同场合下使用有线及无线方式进行数据传输，其中无线通讯单元用于与远端的上位机进行连接，既能够进行关键信息的传输、存储以及监视的功能，也能够通过上位机更好的测试和验证抗干扰姿态控制电路解算系统中运行的抗干扰姿态控制算法；所述外扩电源单元具有不同大小的电压输出能力，用于给本发明系统中其它外部硬件设施供电；所述电源单元用于提供本发明系统中各类芯片正常工作的电压；所述时钟单元包括快慢两种晶振电路，分别为本发明系统中各类芯片提供不同类型的时钟信号；所述外扩I/o单元用于外接其他外设单元，增加扩展性；所述调试单元用于应用程序的下载与调试；所述抗干扰姿态控制算法由嵌入式微处理器进行解算，具体包括一种由离散干扰观测器和反馈控制器构成的复合分层抗干扰姿态控制器，具体实现如下: 针对姿态控制系统中包含的执行机构振动等可建模干扰，建模误差、参数不确定性及空间环境力矩等不可建模干扰，其中姿态控制系统面临的一类主要的干扰为执行机构振动可建模干扰，表征为:
【文档编号】G05D1/08GK103885451SQ201410124262
【公开日】2014年6月25日 申请日期:2014年3月29日 优先权日:2014年3月29日
【发明者】郭雷, 乔建忠, 张培喜, 李文硕, 陈阳 申请人:北京航空航天大学