恒流驱动电路的制作方法
【专利摘要】一种恒流驱动电路，所述恒流驱动电路（2）包括微控制单元（21）、电源芯片（22）、运算放大器（23）、第一电阻（R1）、第二电阻（R2）、三极管（Q1）、及负载（24）；所述电源芯片（22）的输入端与微控制单元（21）的输出端连接、输出端与运算放大器（23）的同相输入端连接；所述运算放大器（23）的反相输入端通过所述第二电阻（R2）接地、输出端通过所述第一电阻（R1）连接至所述三极管（Q1）的基极（b）；所述三极管（Q1）的射极（e）通过所述第二电阻（R2）接地、集电极（c）连接至所述负载（24）的负极，所述负载（24）的正极连接至电源。利用本实用新型可以节省MCU资源、降低整个方案的成本。
【专利说明】恒流驱动电路
【技术领域】
[0001 ] 本实用新型涉及一种驱动电路，特别是一种可设定电流的恒流驱动电路。
【背景技术】
[0002]目前恒流驱动采用的都是集成电路方案，而且通常都要占用较多的10资源，对于10资源紧张的系统显然不太合适，另外集成电路方案成本也比较高。
实用新型内容
[0003]鉴于以上内容，本实用新型提出一种恒流驱动电路，采用具有数模转换功能的电源芯片输出基准电压的方式实现对负载的恒流驱动。
[0004]所述恒流驱动电路(2)包括微控制单元(21)、电源芯片(22)、运算放大器(23)、第一电阻(R1)、第二电阻(R2)、三极管(Q1)、及负载(24)；
[0005]所述微控制单元(21)的输出端与电源芯片(22)的输入端连接，所述电源芯片
(22)的输出端与运算放大器(23)的第一输入端连接；
[0006]所述运算放大器(23)的第二输入端通过所述第二电阻(R2)接地，所述运算放大器(23)的输出端通过所述第一电阻(R1)连接至所述三极管(Q1)的基极(b);及
[0007]所述三极管(Q1)的射极(e)通过所述第二电阻(R2)接地，所述三极管(Q1)的集电极(c)连接至所述负载(24)的负极，所述负载(24)的正极连接至电源。
[0008]进一步地，所述微控制单元(21)的第一输出端与所述电源芯片(22)的第一输入端连接，所述微控制单元(21)的第二输出端与所述电源芯片(22)的第二输入端连接。
[0009]进一步地，所述微控制单元(21)的第一输出端为数据输出接口，所述微控制单元
(21)的第二输出端为时钟输出接口 ；所述电源芯片(22)的第一输入端为数据输入接口，所述电源芯片(22)的第二输入端为时钟输入接口，所述电源芯片(22)的输出端为电压输出接口。
[0010]进一步地，所述电源芯片(22)通过所述第一输入端和第二输入端从所述微控制单元(21)接收数字电压信号DA，并将该数字电压信号DA转换成模拟电压信号，得到一个输出电压，作为恒流驱动的基准电压，并将该输出电压输出至所述运算放大器(23)的第一输入端。
[0011]进一步地，所述电源芯片(22)的输出电压范围为0?VDD，其中，VDD为所述电源芯片(22)的电源电压。
[0012]进一步地，所述电源芯片(22)的输出电压Vout根据所述微控制单元(21)输出的数字电压信号DA进行设置；所述电源芯片(22)的输出电压Vout与所述微控制单元(21)输出的数字电压信号DA的关系为:Vout=VDD* ( DA/2~n),其中，η为所述数字电压信号DA的位数。
[0013]优选地，η取值为12。
[0014]进一步地，所述微控制单元(21)支持的数据位数与所述电源芯片(22)支持的数据位数相同。
[0015]进一步地，所述运算放大器(23)的第一输入端为所述运算放大器(23)的同相输入端，所述运算放大器(23)的第二输入端为所述运算放大器(23)的反相输入端。
[0016]进一步地，所述第一电阻(R1)的阻值大小为200欧姆，所述第二电阻(R2)的阻值大小根据负载电流大小确定。
[0017]相较于现有技术，本实用新型所述的恒流驱动电路，采用具有数模转换功能的电源芯片输出基准电压的方式实现对负载的恒流驱动，控制方式简单，而且接口数量少，大大节省了微控制单元(MCU)的10资源，而且所用的都是成本低廉的器件，所以也很大程度上降低了恒流驱动模块部分的成本。
【专利附图】
【附图说明】
[0018]图1是本实用新型恒流驱动电路的示意图。
【具体实施方式】
[0019]参阅图1所示，是本实用新型恒流驱动电路的示意图。在本实施方式中，所述恒流驱动电路2包括，但不限于，微控制单元(Micro Control Unit, MCU) 21、电源芯片22、运算放大器(AMP) 23、第一电阻R1、第二电阻R2、三极管Q1、及负载24。
[0020]其中，所述微控制单元21的输出端与电源芯片22的输入端连接，所述电源芯片22的输出端与运算放大器23的第一输入端连接，所述运算放大器23的第二输入端通过所述第二电阻R2接地，所述运算放大器23的输出端通过所述第一电阻R1连接至所述三极管Q1的基极b，所述三极管Q1的射极e通过所述第二电阻R2接地，所述三极管Q1的集电极c连接至所述负载24的输入端(如负极端)，所述负载24的输出端(如正极端)连接至电源(POWER)。
[0021]在本实施方式中，所述微控制单元21的第一输出端(如数据输出接口 DIN1)与所述电源芯片22的第一输入端(如数据输入接口 DIN2)连接，所述微控制单元21的第二输出端(如时钟输出接口 SCLK1)与所述电源芯片22的第二输入端(如时钟输入接口 SCLK2)连接，所述电源芯片22的输出端为电压输出接口(V0UT)。所述电源芯片22可以是电源1C(Integrated Circuit,集成电路)，例如，可以是 DAC7563。
[0022]所述电源芯片22用于通过第一输入端和第二输入端从所述微控制单元21接收数字电压信号(DA数据)，并通过内部的D/A转换器(数/模转换器DAC)将该数字电压信号转换成对应的模拟电压信号，得到一个输出电压，作为恒流驱动的基准电压，并将该输出电压输出至所述运算放大器23的第一输入端。
[0023]在本实施方式中，所述电源芯片22的输出电压Vout可以根据所述微控制单元21的第一输出端(如数据输出接口 DIN1)和第二输出端(如时钟输出接口 SCLK1)输出的数字电压信号DA进行设置，输出0?VDD范围的电压值，其中，VDD为电源芯片22的电源电压。
[0024]具体而言，所述电源芯片22的输出电压Vout与微控制单元21输出的数字电压信号DA的关系如下:Vout=VDD* ( DA/2~n)，其中，“2~n”代表2的η次方，η为所述数字电压信号DA的位数，例如，η=12。在本实施方式中，所述微控制单元21支持的数据位数与所述电源芯片22支持的数据位数相同。
[0025]所述运算放大器23的第一输入端为所述运算放大器23的同向输入端，用于接收电源芯片22的输出电压。所述运算放大器23的第二输入端为所述运算放大器23的反向输入端。在所述运算放大器23的负反馈控制下，所述电源芯片22的输出电压由所述运算放大器23的反向输入端传输至第二电阻R2，产生基于所述输出电压的恒定电流I，I=Vout/R2，其中，Vout和R2都是恒定值。在本实施方式中，所述第二电阻R2为检测电阻Rsense，其阻值大小根据负载电流大小确定，例如，可以是1欧姆。
[0026]所述三极管Q1为NPN型三极管，主要用于驱动负载，工作在放大模式，因此，与所述三极管Q1的基极b相连的第一电阻R1的阻值不能选择过大，本实施方式中，所述第一电阻R1的阻值大小为几百欧姆，优选为200欧姆左右。另外，由于整个三极管Q1工作在放大模式，且第二电阻R2连接至所述三极管Q1的射极e上的，I=Vout/R2，由于施加到第二电阻R2上的电压值恒定，所以流过第二电阻R2的电流也是恒定的，则所述三极管Q1的集电极c的电流也恒定。负载24连接到所述三极管Q1的集电极c上，所以负载24上的电流是恒定电流，其电流大小可以通过前段电源芯片22输出的电压值来调节。
[0027]在本实施方式中，所述微控制单元21与电源芯片22之间只需要少量的接口，如数据接口 DIN (如DIN1和DIN2)、时钟接口 SCLK (如SCLK1和SCLK2)、及片选接口 CS (图1中未示出，用于产生片选信号)等，从而节省了微控制单元21及电源芯片22的10接口资源。
[0028]综上所述，本实用新型设计的恒流驱动电路，采用具有数模转换功能的电源芯片22输出恒定的电流，电路通用性较好，并且电流可通过控制微控制单元21的专用接口(如数据接口和时钟接口)来调节，控制方式简单，而且接口数量少，大大节省了微控制单元(MCU)的10资源，而且所用的都是成本低廉的器件，所以也很大程度上降低了恒流驱动模块部分的成本。
[0029]以上内容是结合具体的优选实施方式对本实用新型所作的详细说明，不能认定具体实施只局限于这些说明。对于所属【技术领域】的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
【权利要求】
1.一种恒流驱动电路(2)，其特征在于，该恒流驱动电路(2)包括微控制单元(21)、电源芯片(22)、运算放大器(23)、第一电阻(R1)、第二电阻(R2)、三极管(Q1)、及负载(24)； 所述微控制单元(21)的输出端与电源芯片(22)的输入端连接，所述电源芯片(22)的输出端与运算放大器(23)的第一输入端连接； 所述运算放大器(23)的第二输入端通过所述第二电阻(R2)接地，所述运算放大器(23)的输出端通过所述第一电阻(R1)连接至所述三极管(Q1)的基极(b);及 所述三极管(Q1)的射极(e)通过所述第二电阻(R2)接地，所述三极管(Q1)的集电极(c)连接至所述负载(24)的负极，所述负载(24)的正极连接至电源。
2.根据权利要求1所述的恒流驱动电路，其特征在于，所述微控制单元(21)的第一输出端与所述电源芯片(22)的第一输入端连接，所述微控制单元(21)的第二输出端与所述电源芯片(22)的第二输入端连接。
3.根据权利要求2所述的恒流驱动电路，其特征在于，所述微控制单元(21)的第一输出端为数据输出接口，所述微控制单元(21)的第二输出端为时钟输出接口 '及 所述电源芯片(22)的第一输入端为数据输入接口，所述电源芯片(22)的第二输入端为时钟输入接口，所述电源芯片(22)的输出端为电压输出接口。
4.根据权利要求2所述的恒流驱动电路，其特征在于，所述电源芯片(22)通过所述第一输入端和第二输入端从所述微控制单元(21)接收数字电压信号DA，并将该数字电压信号DA转换成模拟电压信号,得到一个输出电压,作为恒流驱动的基准电压，并将该输出电压输出至所述运算放大器(23)的第一输入端。
5.根据权利要求4所述的恒流驱动电路，其特征在于，所述电源芯片(22)的输出电压范围为0?VDD，其中，VDD为所述电源芯片(22)的电源电压。
6.根据权利要求5所述的恒流驱动电路，其特征在于，所述电源芯片(22)的输出电压Vout根据所述微控制单元(21)输出的数字电压信号DA进行设置； 所述电源芯片(22)的输出电压Vout与所述微控制单元(21)输出的数字电压信号DA的关系为:Vout=VDD* ( DA/2~n),其中，η为所述数字电压信号DA的位数。
7.根据权利要求6所述的恒流驱动电路，其特征在于，η取值为12。
8.根据权利要求1至7任意一项所述的恒流驱动电路，其特征在于，所述微控制单元(21)支持的数据位数与所述电源芯片(22)支持的数据位数相同。
9.根据权利要求1至7任意一项所述的恒流驱动电路，其特征在于，所述运算放大器(23)的第一输入端为所述运算放大器(23)的同向输入端，所述运算放大器(23)的第二输入端为所述运算放大器(23)的反向输入端。
10.根据权利要求1至7任意一项所述的恒流驱动电路，其特征在于，所述第一电阻(R1)的阻值大小为200欧姆，所述第二电阻(R2)的阻值大小根据负载电流大小确定。
【文档编号】G05B19/042GK204203690SQ201420648283
【公开日】2015年3月11日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】谢志远 申请人:深圳怡化电脑股份有限公司, 深圳市怡化时代科技有限公司, 深圳市怡化金融智能研究院