恒流控制器、恒流控制电路及其输出特性的设置方法与流程

本发明属于恒流控制领域，特别是涉及一种恒流控制器、恒流控制电路及其输出特性的设置方法。

背景技术：

在现有技术中，通常情况下的恒流控制电路如图1所示，所述恒流控制电路包括一恒流器件1，所述恒流器件1为三端恒流器件，所述恒流器件1包括电源引脚VCC、采样接地引脚CS以及输入引脚；所述恒流器件1的输入端与一降压式变换电路2的一端相连接，所述降压式变换电路2的另一端与电压输入模块3相连接。所述恒流器件1包括稳压器11、控制模块12、保护模块13、反馈模块14、稳压二极管15及功率开关Qsw；所述稳压器11连接于所述输入端与所述电源引脚VCC之间；所述控制模块12与所述电源引脚VCC、保护模块13、功率开关管Qsw栅极及反馈模块14相连接；所述反馈模块14与所述控制模块12还与所述采样接地引脚CS相连接；所述稳压二极管15一端与所述电源引脚VCC相连接，另一端接地；所述电源引脚VCC还连接有一滤波电容Cvcc。然而，所述恒流器件1只有三个引脚，没有额外的引脚及元件可以控制输出电流等参数的改变，因此应用范围比较有限。如果需要改变恒流控制电路的输出参数，控制芯片需要相应的引脚实现控制，如果没有多余的管脚，有些功能就无法实现，除非芯片做内置固定的功能。

请参阅图2，在另一种恒流控制电路中，设有外置电阻R1，恒流控制器1借助所述外置电阻R1来调整所述恒流控制电路的输出电流等参数，但在所述恒流控制电路中，所述恒流控制器1至少需要4个引脚，所述恒流控制电路的输出电流等参数的调整仍受恒流控制器的引脚数目的限制。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种恒流控制器、恒流控制电路及其输出特性的设置方法，用于解决现有技术中存在的恒流控制电路的输出参数受恒流控制器的引脚数目限制的问题。

为实现上述目的及其他相关目的，本发明提供一种恒流控制器，所述恒流控制器包括控制芯片及采样电阻；

所述控制芯片包括功率开关脚SW、芯片电源端VDD、电流采样端CS、稳压器、恒流控制模块及功率开关管；

所述功率开关脚SW经由所述稳压器与所述芯片电源端VDD相连接，所述功率开关脚SW适于连接外部电源，并在所述功率开关管关断时为所述芯片电源端VDD充电，所述稳压器适于精确控制所述芯片电源端VDD的电压；

所述功率开关脚SW与所述电流采样端CS经由所述功率开关管相连接；

所述采样电阻一端与所述电流采样端CS相连接，另一端接地，适于将所述电流采样端CS采集的电流转换为采样电压；

所述恒流控制模块包括采样保持单元、导通时间调整单元及过零检测器，其中，

所述采样保持单元适于在所述功率开关管关断时采集所述芯片电源端VDD的电压，对所述芯片电源端VDD产生一内部参考电压并保持；

所述导通时间调整单元与所述采样保持单元、电流采样端CS及功率开关管相连接，通过对比所述采样保持单元的内部参考电压及所述电流采样端CS的采样电压控制所述功率开关管的导通时间；

所述过零检测器连接于所述导通时间调整单元与所述功率开关脚SW之间，适于设定所述功率开关管的关断时间。

作为本发明的恒流控制器的一种优选方案，所述采样保持单元包括基准电压电路、开关及第一电容；

所述基准电压电路一端与所述芯片电源端VDD相连接，另一端经由所述开关与所述导通时间调整单元相连接，适于对所述芯片电源端VDD产生所述内部参考电压；

所述第一电容一端与所述芯片电源端VDD相连接，另一端与所述导通时间调整单元相连接，适于保持所述内部参考电压，并将所述内部参考电压提供给所述导通时间调整单元。

作为本发明的恒流控制器的一种优选方案，所述导通时间调整单元包括控制比较器及芯片控制单元；

所述控制比较器的第一输入端与所述采样保持单元相连接，所述控制比较器的第二输入端与所述电流采样端CS相连接，适于将所述电流采样端CS的采样电压与所述内部参考电压进行对比，产生与比较结果成比例的电流信号；

所述芯片控制单元与所述控制比较器的输出端及所述功率开关管相连接，适于接收所述控制比较器产生的电流信号，并根据所述电流信号控制所述功率开关管的导通时间。

作为本发明的恒流控制器的一种优选方案，所述控制芯片还包括驱动模块，所述驱动模块连接于所述芯片控制单元与所述功率开关管之间，适于驱动所述功率开关管。

作为本发明的恒流控制器的一种优选方案，所述功率开关管的栅极与所述导通时间调整单元相连接，所述功率开关管的源极与所述电流采样端CS相连接，所述功率开关管的漏极与所述功率开关脚SW相连接。

作为本发明的恒流控制器的一种优选方案，所述芯片电源端VDD为所述控制芯片内部参考电压的虚拟地，所述电流采样端CS为所述控制芯片的逻辑地。

作为本发明的恒流控制器的一种优选方案，所述恒流控制器还包括第二电容，所述第二电容一端与所述芯片电源端VDD相连接，另一端接地。

本发明还提供一种恒流控制电路，所述恒流控制电路至少包括电压输入模块、主电路及上述方案中任一项所述的恒流控制器；

所述主电路的输入端与所述电压输入模块相连接；所述主电路的输出端与所述功率开关脚SW相连接。

作为本发明的恒流控制电路的一种优选方案，所述电压输入模块包括交流电源及与所述交流电源相连接的整流滤波单元。

作为本发明的恒流控制电路的一种优选方案，所述主电路为降压式变换电路、线性驱动或隔离反激拓扑结构电路。

本发明还提供一种恒流控制电路输出特性的设置方法，所述设置方法至少包括：

在所述功率开关管关断条件下，通过所述采样保持单元采样、设定所述内部参考电压并保持；

在所述功率开关管导通条件下，通过所述电流采样端CS采集采样电压；并通过所述导通时间调整单元将所述电流采样端CS的采样电压与所述内部参考电压进行比对，当所述电流采样端CS的采样电压大于或等于所述内部参考电压时，所述导通时间调整单元关断所述功率开关管。

作为本发明的恒流控制电路输出特性的设置方法的一种优选方案，通过所述过零检测器设定所述功率开关管的关断时间；所述功率开关管关断的时间达到所述设定的关断时间后导通。

作为本发明的恒流控制电路输出特性的设置方法的一种优选方案，在所述功率开关管关关断条件下，延迟预定时间后再通过所述采样保持单元采样并设定所述内部参考电压并保持。

如上所述，本发明提供一种恒流控制器、恒流控制电路及其输出特性的设置方法，具有以下有益效果：本发明通过精确控制电源电压，在此基础上通过高频采样切换，并通过外部电阻可以精准的控制不同的输出电流的参数；输出参数的调整控制突破了控制芯片管脚数目的限制，进而拓宽了应用范围。

附图说明

图1至图2显示为现有技术中的恒流控制电路的示意图。

图3显示为本发明实施例一中提供的恒流控制器的内部结构及电路示意图。

图4显示为本发明实施例二中提供的恒流控制电路的示意图。

图5显示为本发明实施例二中提供的恒流控制电路的工作时序图。

图6显示为本发明实施例三中提供的恒流控制电路输出特性的设置方法的流程图。

元件标号说明

1 恒流控制器

11 稳压器

12 控制模块

13 保护模块

14 反馈模块

15 稳压二极管

2 降压式变换电路

3 电压输入模块

4 控制芯片

41 稳压器

42 恒流控制模块

421 采样保持单元

422 导通时间调整单元

4221 芯片控制单元

4222 控制比较器

423 过零检测器

43 驱动模块

5 电压输入模块

51 交流电源

52 整流滤波单元

6 主电路

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图3，本实施例提供一种恒流控制器，所述恒流控制器包括控制芯片4及采样电阻Rcs；

所述控制芯片4包括功率开关脚SW、芯片电源端VDD、电流采样端CS、稳压器41、恒流控制模块42及功率开关管Q1；

所述功率开关脚SW经由所述稳压器41与所述芯片电源端VDD相连接，所述功率开关脚SW适于连接外部电源，并在所述功率开关管Q1关断时为所述芯片电源端VDD充电，所述稳压器41适于精确控制所述芯片电源端VDD的电压；

所述功率开关脚SW与所述电流采样端CS经由所述功率开关管Q1相连接；

所述采样电阻RCS一端与所述电流采样端CS相连接，另一端接地，适于将所述电流采样端CS采集的电流转换为采样电压；

所述恒流控制模块42包括采样保持单元421、导通时间调整单元422及过零检测器423，其中，

所述采样保持单元421适于在所述功率开关管Q1关断时采集所述芯片电源端VDD的电压，对所述芯片电源端VDD产生一内部参考电压并保持；所述采样保持单元421的采样及内部参考电压的设定只在所述功率开光Q1关断时进行，可以确保采样的精确可靠；

所述导通时间调整单元422与所述采样保持单元421、电流采样端CS及功率开关管Q1相连接，通过对比所述采样保持单元421的内部参考电压及所述电流采样端CS的采样电压控制所述功率开关管Q1的导通时间；

所述过零检测器423连接于所述导通时间调整单元422与所述功率开关脚SW之间，适于设定所述功率开关管Q1的关断时间。

作为示例，所述采样保持单元421包括基准电压电路ref、开关K及第一电容C2；所述 基准电压电路ref一端与所述芯片电源端VDD相连接，另一端经由所述开关K与所述导通时间调整单元422相连接，适于对所述芯片电源端VDD产生所述内部参考电压V_VDD-V_ref，其中，V_VDD为所述芯片电源端的电压，V_ref为所述基准电压电路ref的电压；所述第一电容C2一端与所述芯片电源端VDD相连接，另一端与所述导通时间调整单元422相连接，适于保持所述内部参考电压V_VDD-V_ref，并将所述内部参考电压V_VDD-V_ref提供给所述导通时间调整单元422；所述内部参考电压V_VDD-V_ref为对地的电压。

需要说明的是，所述内部参考电压V_VDD-V_ref保持在所述第一电容C2上以后，所述开关K随即断开，以确保所述内部参考电压V_VDD-V_ref稳定地保持在所述第一电容C2上。

作为示例，所述导通时间调整单元422包括控制比较器4222及芯片控制单元4221；所述控制比较器4222的第一输入端与所述采样保持单元421相连接，具体的，所述控制比较器4222的第一输入端与所述开关K及所述第一电容C2相连接，所述控制比较器4222的第二输入端与所述电流采样端CS相连接，适于将所述电流采样端CS的采样电压与所述内部参考电压V_VDD-V_ref进行对比，产生与比较结果成比例的电流信号；所述芯片控制单元4221与所述控制比较器4222的输出端及所述功率开关管Q1相连接，适于接收所述控制比较器4222产生的电流信号，并根据所述电流信号控制所述功率开关管Q1的导通时间。

作为示例，所述控制比较器4222的第一输入端为输入正端，第二输入端为输入负端。

具体的，当所述检测到所述电流采样端CS的采样电压Vcs达到所述内部参考电压V_VDD-V_ref时，所述控制比较器4222输出关断信号给所述芯片控制单元4221，所述芯片控制单元4221控制所述功率开关管Q1关断。

作为示例，所述控制芯片4还包括驱动模块43，所述驱动模块43连接于所述芯片控制单元4221与所述功率开关管Q1之间，适于接收所述芯片控制单元4221输出的信号以驱动所述功率开关管Q1。

作为示例，所述芯片控制单元4221与所述开关K相连接，适于在所述内部参考电压V_VDD-V_ref保持在所述第一电容C2上以后断开所述开关K。

作为示例，所述功率开关管Q1可以为PMOS管或NMOS管，优选地，本实施例中，所述功率开关管Q1为NMOS管；NMOS管相较于PMOS管具有导通电阻小、成本低、容易制造的优点。

作为示例，所述功率开关管Q1的栅极与所述导通时间调整单元422相连接，具体的，所述功率开关管Q1的栅极经由所述驱动模块43与所述芯片控制单元4221相连接；所述功率开关管Q1的源极与所述电流采样端CS相连接，所述功率开关管Q1的漏极与所述功率开关脚SW相连接。

作为示例，所述芯片电源端VDD为所述控制芯片4内部参考电压的虚拟地，所述电流采样端CS为所述控制芯片4的逻辑地。所述电流采样端CS作为所述控制芯片4的逻辑地，内部的控制电压始终都高于V_CS，当所述功率开关管Q1开通时，V_CS对地电压会上升，所述控制芯片4内部的电压会随之抬高，如果以所述电流采样端CS为参考地的话，所述控制芯片4就无法确定一个合适的内部电压。由于所示芯片电源端VDD电容两端电压不能突变，所述芯片电源端VDD的电压相对于GND电压是固定的，因此，此时可以将所述芯片电源端VDD作为所述控制芯片4的内部参考电压的虚拟地，产生一个合适的内部参考电压给所述电流采样端CS做参考。

作为示例，所述恒流控制器还包括第二电容C_VDD，所述第二电容C_VDD一端与所述芯片电源端VDD相连接，另一端接地。由于所述功率开关Q1在开通期间，功率开关脚SW变为低电平，此时内部恒流模块无法给所述芯片电源端VDD供电，所述控制芯片4由所述第二电容C_VDD进行供电，由于功率开关管Q1的打开与关断是个高频信号，在此期间所述第二电容C_VDD上的电压变化很小，因此作为参考的虚拟地仍然有很高的精度。

需要说明的是，所述恒流控制器的控制芯片不只局限于上述示例中所述的3个管脚的芯片，也可以适用于具有其他数目管脚的芯片，只要所述控制芯片出现需要实现调整功能但是没有多余的管脚的情况即可。

实施例二

请参阅图4，本发明还提供一种恒流控制电路，所述恒流控制电路至少包括电压输入模块5、主电路6及恒流控制器；所述主电路6的输入端与所述电压输入模块5相连接；所述主电路6的输出端与所述功率开关脚SW相连接；所述恒流控制器的结构及原理与实施例一中所述的恒流控制器的结构及原理完全相同，具体请参阅实施例一，这里不再累述。

作为示例，所述电压输入模块5包括交流电源51及与所述交流电源51相连接的整流滤波单元52。

作为示例，所述整流滤波单元52包括整流桥BD与第三电容C1，所述整流器BD与所述交流电源51相连接，所述第三电容C1一端与所述整流器BD相连接，另一端接地。

作为示例，所述交流电源51输出的电压为正弦电压，所述交流电源51连接于所述整流桥BD，所述整流桥BD包括并联的两组二极管组，各二极管组包括串联的两个二极管。所述电压输入模块5的输出电压为正弦电压整流后的整流电压，即为正弦电压的绝对值。

作为示例，所述主电路6可以为降压式变换电路，也可以为拓扑结构电路，如线性驱动电路或隔离反激电路等。图5为所述主电路6为降压式变换电路作为示例，所述降压式变换电路包括LED、电阻R2、第四电容C3、电感L1及续流二极管D1；所述LED、第四电容 C3及电阻R2并联形成并联结构，所述并联结构与所述电感L1串联形成串联结构，所述串联结构的一端与所述电压输入模块5相连接，另一端与所述功率开关脚SW相连接；所述续流二极管D1一端与所述电压输入模块5相连接，另一端与所述功率开关脚SW相连接。

所述恒流控制电路的工作原理为：

所述控制芯片4在启动时内部恒流源从高压功率开关脚SW对所述芯片电源端VDD充电并精确控制所述芯片电源端VDD的电压，此时所述功率开关管Q1关断，V_CS＝V_GND，因此所述芯片电源端VDD的电压为一确定值，通过内部电路对所述芯片电源端VDD产生一个内部参考电压并通过所述开关K接到所示控制比较器4222的输入正端(V_VDD-V_ref，这是对GND的电压)，所述内部参考电压V_VDD-Vref在所述第一电容C2上保持，所述开关K随后断开。当所述功率开关管Q1开通后，所述电压输入模块5的输入电压Vin对所述电感L1线性充电，从而V_CS(相对GND)电压线性上升，所述电流采样端CS接所述控制比较器4222的输入负端。由于所述第一电容C2的作用，V_VDD-V_ref相对V_CS电压会逐渐下降，当V_CS电压上升到采样设定的内部参考电压V_VDD-V_ref时，所述控制比较器4222输出关断所述功率开关管Q1。

所述功率开关管Q1关断后所述电流采样端CS的电压变为GND，然后重新进行内部参考电压的采样保持的动作，刷新所述第一电容C2上的电压，防止所述第二电容C2由于漏电造成基准偏差。所述控制芯片4内部的过零检测器423确定所述功率开关Q1的关断时间，达到设定的关断时间后所述功率开关管Q1再次打开，进入下一个工作周期。

请参阅图5，图5为所述恒流控制电路的工作时序图，由图5可知，当所述芯片电源端VDD的电压达到额定值时，所述恒流控制电路经过t_d延时后再进行t_s时间的采样并保持内部参考电压，在经过所述恒流控制电路设定的t_{off_min}时间后进入正常工作状态，所述功率开关管Q1打开。在t_on时间内所述电流采样端CS的电压上升，所述芯片电源端VDD的电压相对所述电流采样端CS的电压下降，所述电流采样端CS的电压达到转折电压时所述功率开关管Q1关断。在t_d延时后所述恒流控制电路重新进行采样，保证内部参考电压的稳定。经过过零检测器423设定的t_off时间后，所述功率开关管Q1再次打开，进入下一个工作周期。t_d的延时主要是为了避免所述功率开关管Q1关断时的尖峰干扰。

实施例三

请参阅图6，本发明还提供一种恒流控制电路输出特性的设置方法，所述恒流控制电路即为实施例二中所述的恒流控制电路，所述设置方法至少包括：

S1：在所述功率开关管关断条件下，通过所述采样保持单元采样、设定所述内部参考电压并保持；

S2：在所述功率开关管导通条件下，通过所述电流采样端CS采集采样电压；并通过所述导通时间调整单元将所述电流采样端CS的采样电压与所述内部参考电压进行比对，当所述电流采样端CS的采样电压大于或等于所述内部参考电压时，所述导通时间调整单元关断所述功率开关管。

作为示例，通过所述过零检测器设定所述功率开关管的关断时间；所述功率开关管关断的时间达到所述设定的关断时间后导通。

作为示例，在所述功率开关管关关断条件下，所述芯片电源端VDD的电压达到额定电压后，延迟预定时间后再通过所述采样保持单元采样并设定所述内部参考电压并保持。延迟预定时间后再通过所述采样保持单元采样并设定所述内部参考电压并保持主要是为了避免所述功率开关管Q1关断时的尖峰干扰。

综上所述，本发明提供一种恒流控制器、恒流控制电路及其输出特性的设置方法，本发明通过精确控制电源电压，在此基础上通过高频采样切换，并通过外部电阻可以精准的控制不同的输出电流的参数；输出参数的调整控制突破了控制芯片管脚数目的限制，进而拓宽了应用范围。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，例如，本发明也可以采用三外延层或多外延层。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。