本发明涉及集成电路设计技术领域，特别是涉及一种降低参考电压缓冲电路功耗的方法及电路。
背景技术：
本部分以现有技术中逐次逼近型模数转换器系统为例，说明现有技术中混合信号系统中参考电压缓冲电路的工作原理。图1为现有技术中逐次逼近型模数转换器系统的参考电压缓冲电路的工作原理图。
如图1所示，现有技术中逐次逼近型模数转换器系统，包括：带隙基准电路、参考电压缓冲电路，以及逐次逼近型模数转换器电路，其中，带隙基准电路，用于为后续电路产生基准电压vbgh和vbgl，以及基准电流ibias_bg。但是带隙基准电路产生的基准电压没有驱动力，因此需要参考电压缓冲电路增大基准电压的驱动力和提供瞬态能力，从而为逐次逼近型模数转换器电路提供具有大驱动力和强瞬态能力的参考电压vrefh和vrefl。
典型的逐次逼近型模数转换电路由采样保持电路、比较电路、逻辑控制电路、参考电压缓冲电路、锁存电路，以及去耦电容等电路模块组成。其中，采样保持电路一般由开关电容电路组成，开关电容电路中的电容阵列在逐次比较的过程中切换工作状态：存储或者释放电荷，比较结果经过逻辑控制电路置位电容阵列，并最终输出至锁存电路。
由于参考电压缓冲电路需要为采样保持电路提供精准的电压源，因此在电容阵列切换工作状态的过程中，参考电压缓冲电路为采样保持电路提供的参考电压vrefh和vrefl必须具有较大电流驱动能力，并且在半个异步时钟周期内恢复至初始值，达到较高的精度建立要求。
若图1中的逐次逼近型模数转换器系统为一个12bit125msps的逐次逼近型模数转换器，其一个未经调整的异步时钟周期为333ps，其瞬态最大驱动电流为6ma。也就是说，在高位开关电容切换时，参考电压vrefh和vrefl需要在异步时钟周期内提供6ma的瞬态驱动电流，并快速恢复至12bit精度。
因此参考电压缓冲电路提供的参考电压vrefh和vrefl必须同时满足大电流驱动、短恢复稳定时间、高建立精度的要求，但是现有技术中提供高瞬态响应能力的方式是，提高参考电压缓冲电路输出级的电流从而提高压摆率，会致使参考电压缓冲电路通常消耗超过逐次逼近型模数转换器系统50%的系统功耗。
技术实现要素：
为了解决现有技术存在的不足，本发明的目的在于提供一种降低参考电压缓冲电路功耗的方法及电路，可以降低混合信号系统中参考电压缓冲电路的功耗。
为实现上述目的，本发明提供的参考电压缓冲电路，参考电压缓冲电路，其输入端接收前端电路产生的基准电压和基准电流，输出端为后续电路提供参考电压，其中，
所述参考电压缓冲电路，其具有可控时钟信号的输入端，控制所述参考电压缓冲电路的输出级电流的大小。
进一步地，所述参考电压缓冲电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，以及开关元件，其中，
所述第一晶体管、所述第二晶体管的栅极分别接收所述混合信号系统的基准电压；
所述第一晶体管的漏极接收电源电压；
所述第一晶体管的源极与所述第二晶体管的漏极相连；
所述第二晶体管的源极与所述第四晶体管、所述第五晶体管的漏极相连；
所述第四晶体管、所述第五晶体管的栅极通过所述开关元件相连；
所述开关元件的开闭通过所述可控时钟信号进行控制；
所述第四晶体管的栅极与所述第三晶体管的栅极、漏极相连，并且接收所述混合信号系统的基准电流；
所述第三晶体管、所述第四晶体管、所述第五晶体管的源极分别接地。
进一步地，以及模数转换器电路，其特征在于，所述参考电压缓冲电路采用权利要求1或2所述的参考电压缓冲电路。
更进一步地，所述参考电压缓冲电路，其可控时钟信号与所述模数转换器电路的转换时钟信号的时钟周期相同，并且超前于所述转换时钟信号时间间隔大于等于所述模数转换器电路的基准参考电压的电压波动的恢复时间。
为实现上述目的，本发明提供的降低参考电压缓冲电路功耗的方法，所述方法包括：在参考电压缓冲电路中引入可控时钟信号，控制参考电压缓冲电路的输出级电流的大小。
进一步地，可控时钟信号通过控制开关元件的开闭，控制参考电压缓冲电路的输出级电流的大小。
进一步地，参考电压缓冲电路为模数转换器电路提供参考电压：
在模数转换器电路进行比较操作期间，可控时钟信号控制参考电压缓冲电路的输出级电流增加；在模数转换器电路进行采样操作期间，可控时钟信号控制参考电压缓冲电路的输出级电流降低。
更进一步地，可控时钟信号与模数转换器电路的转换时钟信号的时钟周期相同，并且超前于转换时钟信号的时间间隔为大于等于模数转换器电路的基准参考电压的电压波动的恢复时间。
本发明的降低参考电压缓冲电路功耗的方法及电路，能够在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低混合信号系统的平均功耗。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中逐次逼近型模数转换器系统的参考电压缓冲电路的工作原理图；
图2为根据本发明的逐次逼近型模数转换器系统中参考电压缓冲电路的工作原理图；
图3为图2中相应电路模块中时钟信号的时序图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
发明人经过对现有技术的分析发现，逐次逼近型模数转换器系统具有采样时驱动电流小，比较时驱动电流大的特点，因此，参考电压缓冲电路只需在电容切换过程提供大的驱动电流，而在采样过程提供固定电平驱动，从而能够通过分阶段改变参考电压缓冲电路的自身功耗的方式，在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低逐次逼近型模数转换器系统的平均功耗。
图2为根据本发明的逐次逼近型模数转换器系统中参考电压缓冲电路的工作原理图，如图2所示，本发明的参考电压缓冲电路，接收带隙基准电路输入的基准电压vbgh和vbgl，并且输出参考电压vrefh和vrefl到逐次逼近型模数转换器电路，具体而言，本发明的参考电压缓冲电路，包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5，以及栅级开关s1，其中，
第一晶体管m1、第二晶体管m2的栅极分别接收经基准电压vbgh和vbgl转换的第一电压偏置vb1和第二电压偏置vb2；
第一晶体管m1的漏极接收电源电压vdd；
第一晶体管m1的源极与第二晶体管m2的漏极相连；
第二晶体管m2的源极与第四晶体管m4、第五晶体管m5的漏极相连；
第四晶体管m4、第五晶体管m5的栅极通过栅级开关s1相连；
栅级开关s1的开闭通过可控时钟信号clk_in进行控制；
第四晶体管m4的栅极与第三晶体管m3的栅极、漏极相连，并且接收带隙基准电路输入的基准电流ibias_bg；
第三晶体管m3、第四晶体管m4、第五晶体管m5的源极分别接地。
图3为图2中相应电路模块中时钟信号的时序图，其中，clk_in为参考电压缓冲电路中控制输出级电流itotal的可控时钟信号；clk为逐次逼近型模数转换器电路的转换时钟信号；clk1为逐次逼近型模数转换器电路中比较器的比较时钟信号；峰值功耗为逐次逼近型模数转换器电路的峰值功耗；平均功耗为逐次逼近型模数转换器电路的平均功耗；vref为逐次逼近型模数转换器电路的基准参考电压。
下面基于图2，结合图3，详细地阐述本发明的参考电压缓冲电路的工作原理，以及本发明的降低参考电压缓冲电路功耗的方法。
本发明的降低参考电压缓冲电路功耗的方法在于，在参考电压缓冲电路中引入可控时钟信号clk_in，改变参考电压缓冲电路的输出级电流itotal的大小：
在转换时钟信号clk为低电平期间，逐次逼近型模数转换器电路进行比较操作，峰值功耗和平均功耗较大，需要强瞬态响应能力，因此，通过可控时钟信号clk_in，控制参考电压缓冲电路的输出级电流itotal增加；
在转换时钟信号clk为高电平期间，逐次逼近型模数转换器电路进行采样操作，峰值功耗和平均功耗降低，瞬态响应能力降低，因此，通过可控时钟信号clk_in，控制参考电压缓冲电路的输出级电流itotal降低，提供低的驱动力。
由于在转换时钟信号clk为高电平期间，通过可控时钟信号clk_in，降低输出级电流itotal，因此在转换时钟信号clk为高电平期间的这半个时钟周期内，参考电压缓冲电路的自身功耗降低了，并且折合后，在整个时钟周期内，参考电压缓冲电路自身的平均功耗是降低的。
下面进一步详细地阐述可控时钟信号clk_in的控制输出级电流itotal的具体过程。如图3所示，时钟信号clk_in与转换时钟信号clk的时钟周期相同，并且超前于转换时钟信号clk的时间间隔为t，时间间隔t取决于基准参考电压vref的电压波动的恢复时间，时间间隔t至少要等于基准参考电压vref的电压波动恢复稳定所需时间
控制过程具体分为以下4个阶段：
t1阶段：可控时钟信号clk_in由1→0（电平由高变低），栅级开关s1闭合，参考电压缓冲电路处于activemode状态，输出级电流itotal增加，并以ibias1+ibias2进行工作，此时驱动力增加，瞬态响应能力增强，参考电压缓冲电路的自身功耗增加，并且会带来基准参考电压vref的电压波动。
t2阶段：逐次逼近型模数转换器电路进行比较操作，基准参考电压vref此时处于active状态，逐次逼近型模数转换器电路的峰值功耗和平均功耗的增大会再次引起基准参考电压vref的电压波动。
基准参考电压vref在t1阶段和t2阶段的两次电压波动不要重叠，需要在t1阶段引起的基准参考电压vref的电压波动恢复到稳定值后，才可以开始进行t2阶段的基准参考电压vref的电压波动，否则会导致基准参考电压vref幅度变化过大，不符合逐次逼近型模数转换器电路对基准参考电压vref的幅值要求。
优选地，t1阶段的时间间隔最好等于时间间隔t。
t3阶段：可控时钟信号clk_in由0→1（电平由低变高），栅级开关s1断开，参考电压缓冲电路处于sleepmode状态，输出级电流itotal降低，以ibias2进行工作，参考电压缓冲电路的自身功耗降低，也会引起基准参考电压vref的电压波动，此时也要注意对基准参考电压vref的电压波动的控制，满足逐次逼近型模数转换器电路对基准参考电压vref的幅值要求。
优选地，t3阶段的时间间隔最好与时间间隔t基本一致。
t4阶段：逐次逼近型模数转换器电路进行采样操作，基准参考电压vref此时处于sleep状态，逐次逼近型模数转换器电路的峰值功耗和平均功耗的降低，会再次引起基准参考电压vref的电压波动，此时需确保由于输出级电流itotal变化引起的基准参考电压vref电压波动已经消失。
优选地，t4阶段的时间间隔尽量短，但不做特殊限制。
当然，图2中所示的参考电压缓冲电路，仅是基于本发明的降低参考电压缓冲电路功耗的方法的一种具体的实施方式，与本发明的参考电压缓冲电路具有相同工作方式的电路，均可采用本发明的降低参考电压缓冲电路功耗的方法。并且本发明的降低参考电压缓冲电路功耗的方法及电路，不仅限于图2中所示的逐次逼近型模数转换器系统，还可适用于具有相同工作方式的其余的混合信号系统中。
本发明的降低参考电压缓冲电路功耗的方法及电路，能够在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低混合信号系统的平均功耗。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。