专利名称：一种用于线性稳压器的电压缓冲电路的制作方法
技术领域：
本发明涉及半导体集成电路，具体涉及线性稳压器(linear voltage regulator)内部的电压缓冲电路。
背景技术：
近年来，单片集成的线性稳压电源，以其低成本，无需电感元件，洁净 的输出电压(低纹波、低噪声)等特点，广泛应用于以电池供电的电子系统， 如移动电话、掌上电脑等消费类电子产品，以及医疗设备、测试仪器。
单片集成线性稳压器的基本组成如图l所示，包括了压差放大器(l)，电 压缓冲器(2)，电压调整晶体管(3) (pass transistor),反馈网络(4)。参 考电压Vref (7)为内部产生，或来自芯片外的，不随温度、输入电压等变 化的稳定电压信号，电容Cb及其等效串联电阻(5)和电阻RL (6)为集成线 性稳压器输出端所连接的片外滤波电容和负载电阻。
线性稳压器的稳压原理为当输入电压Vi (8)或线性稳压器的负载RL (6)发生变化，引起线性稳压器输出端(9)的电压变化时，反馈网络(4)将 输出电压的变化反馈回压差放大器(l)的正向输入端，放大后的输出电压变 化信号再经过电压缓冲电路，传播到电压调整晶体管的控制极(10)(对于 场效应晶体管，栅极为控制极，对于双极晶体管为基极)，以控制电压调整 晶体管(3)的输出电流，从而达到稳定输出电压的目的。
图1中，电压缓冲电路(2)的作用是将压差放大器的输出电阻与电压调 整晶体管的输入电容隔离，避免产生低频极点。
从图l和以上线性稳压器的工作过程可以看到，线性稳压器是一个典型 的负反馈系统，因而必须保证系统的频率稳定性，即保证在正常的工作条件
下，不会发生由于信号路径对信号的相位移动，使负反馈成为正反馈而引起 的自激振荡现象。
线性稳压器中反馈环路对信号的相移，主要与稳压器输出端(9)的极 点P1和电压缓冲电路输出端(10)的极点P2相关。忽略系统中其他高频极点，
则稳压器的环增益(loop gain)与频率的关系为
<formula>formula see original document page 4</formula>
上式中P为反馈系数，P= 朋 _^*AvO，为直流下的环增益。
(1)
Av (S)为开环增益，T0=
为获得稳压器电路的频率稳定性，P2应充分大于P1，以保证当环增益的 幅值I T(S) I衰减到0dB (单位增益)时，环路的附加相移小于i80。。 输出端(10)处的极点Pl由稳压器输出端电阻Ro和电容Cb决定 Pl = _ll^ (2)
为减少线性稳压器的输出电压中的噪声，保障在瞬态过程中输出电压的
相对稳定，输出端电容Cb (5) —般取1uF到100uF。 (2)式中的Ro为输出稳
压器输出端负载电阻RL (6)、电压调整晶体管(3)的输出电阻与反馈网络
(4)的电阻(Ra+Rb)的并联电阻值，为减小稳压器电路的功耗，提高转换
效率， 一般负载电阻小于后两个电阻，故Ro约为RL，负载电流IL约为调整管
电流lDMpass，所以有
<formula>formula see original document page 4</formula> <formula>formula see original document page 5</formula>3)
由(3)式可以看到，对于不同的负载情况，Pl的位置不同。例如，设 Cb二10uF， Vo=5V，将IL^luA和IL二100mA分别代入(3)式，得到 Pl一low—load& - 0. 03 HZ (4) Pl_high—load " -3000 HZ (5) 电压缓冲电路输出端(10)处的极点P2，由电压缓冲电路的输出电阻 Robuffer和电压调整管的控制极的输入电容Cin决定
P2 =__ (6)
图2A和图2B是分别由M0S型器件和双极型器件构成的简单电压缓冲电
路。图2A中，NM0S晶体管20为共漏极连接，21为其偏置电流源，图2B中，NPN
晶体管30为共集电极连接，31为其偏置电流源。图2A和图2B中的电压缓冲电
路的输出电阻分别为共漏极连接的MOS型晶体管的源极电阻RS，和共集电极
连接的双极型晶体管的射极电阻RE，故有 P2 MOS二 -<formula>formula see original document page 5</formula><formula>formula see original document page 6</formula>(8)
为在有限的控制极驱动电压下，具有一定的电流输出能力，降低电压调
整管的导通电阻，电压调整管一般尺寸较大，因而控制极的输入电容较大。
例如，对于MOS型电压调整管，控制极的输入电容一般在几十到几百皮法(pF)
之间。为减小稳压器的功耗，电压缓冲电路中，偏置电流源的电流值一般为 微安级(uA)的固定值。将Ci二100pF， Ib二5uA， KP=50uA/v2， ^=20， VT二26mV
带入(7)式和(8)式，可得到
P2_M0S" 160K HZ (9) P2一bipolar ^ 300K HZ (10) 设稳压器系统的环增益在直流条件下的幅值I TO I =80dB，且环增益幅
值在f〉Pl后，以-20dB/dec的速率下降(单极点近似)，则环增益幅值为OdB(单
位增益)时的频率可以由下式粗略的估算为
80
fOdB =户mo元 (11)
由(4)式和(5)式得到
fOdB—low—load = -300 HZ (12) fOdB—high—load = -30 Meg HZ (13)
为使环增益的相位裕度(phase margin)至少为45°，应有 fOdB 《P2 (14)
由(9)、 (10)、 (12)、 (13)式可以看到，对于空载或轻负载情况，(14) 式能够满足，但在重负载下，P2远小于f0dB，即闭环系统不仅没有足够的相
位裕度，而且存在着稳定性的问题。
由(7)和(8)式，提高电压缓冲电路的偏置电流，能够提高P2，以满 足(14)。但是，提高电压缓冲电路的偏置电流，将使稳压器电路的自身功 耗增加，降低稳压器的转换效率，縮短电池的使用寿命。
由以上分析可以看到，在线性稳压器电路中，系统的稳定性要求与低功 耗要求存在矛盾。
传统线性稳压器，利用片外滤波电容Cb (图1中的5)及其等效串联电阻
(ESR) Resr产生的左半平面(LHP)零点Zl,抵消P2对相位裕度的影响 K*P2 > Zl = ll^ > Pl (K为常数) (15)
当Resr的取值满足(15)式，线性稳压器系统的环增益的频率响应，在 单位增益频率内，近似为单极点响应，系统的稳定性和充分的相位裕度得到 了保障。但从(15)式可以看到，Resr的取值应在一个封闭的区间，习惯上， 这个区间被称为死亡通道(death channel)。死亡通道的存在，限制了滤波 电容Cb可选用的类型，增大了系统的成本和稳压器的使用难度。此外，由于 要求Cb的等效串联电阻Resr大于一定的值，增大了Cb的实际阻抗，使系统对 输入电压纹波和噪声的抑制能力降低，并增大在瞬态过程中，输出端的电压 的变化。
片上频率补偿的线性稳压器，通过频率补偿电容在芯片内部产生的零、 极点，来获得稳定性，而对片外滤波电容的Resr没有死亡通道的限制。但是， 芯片内频率补偿需要大量的片上电容(一般大于10pF)，占用了很大的芯片 面积。
发明内容
为在不增加电压缓冲电路静态功耗的前提下，获得线性稳压器系统的频 率稳定性，并避免传统线性稳压器对片外滤波电容的等效串联电阻的限制，
以及片上频率补偿需要大量频率补偿电容的缺点，本发明提出了一种用于线 性稳压器的电压缓冲电路。该电压缓冲电路，能够根据线性稳压器的负载情 况，动态调整其偏置电流，从而由公式(7)和公式(8)，达到调整极点P2
的位置，以使P2满足公式(14)的要求。
为了实现上述任务，本发明采用的技术方案是 一种用于线性稳压器的 电压缓冲电路，其特征在于，该电压缓冲电路由基本电压缓冲电路、输出电 流监测电路、电流镜电路构成，其中基本电压缓冲电路的输入端与线性稳压 器的压差放大器输出端连接，输出端为动态偏置电源缓冲电路的输出端，输 出电流监测电路的输出端与电流镜电路的输入端连接，电流镜电路的输出端 与基本电压缓冲电路中的静态偏置电流源并联。
本发明在不增加稳压器电路的静态功耗的条件下，减小了电压缓冲电路 输出端极点对系统相位裕度和稳定性的影响；无需采用传统线性稳压器，利 用片外滤波电容Cb的等效串联电阻Resr产生零点的做法，因而降低了系统的 成本和使用难度，减小了等效串联电阻Resr对稳压器电路瞬态响应和噪声抑 制能力的影响；无需芯片上频率补偿电容，节省了芯片面积。
图l是现有的单片集成线性稳压器的基本组成结构。 图2是简单电压缓冲电路。
图3是本发明的用于线性稳压器的动态偏置电压缓冲电路的组成结构。 图4是动态偏置电压缓冲电路实施实例1 。 图5是动态偏置电压缓冲电路实施实例2。 以下结合附图和实施例对本发明作进一步的详细说明。
具体实施例方式
本发明的用于线性稳压器的动态偏置电压缓冲电路通过监测调整管输 出电流，动态调整电压缓冲电路的偏置电流，从而改变电压缓冲电路的输出
电阻，使电压缓冲电路输出端的极点的变化，跟随稳压器电路输出端的极点 的变化，以保障系统的稳定性。在动态偏置电压缓冲电路的具体实现中，通 过对具体器件尺寸的设计，保证电压缓冲电路的动态偏置电流，为稳压器电 压调整管电流的一个很小比例的"拷贝"或"镜像"。这样，当线性稳压器 工作于空负载或轻负载状态时，电压缓冲电路的偏置电流仍为静态值，因而 没有增加线性稳压器的静态功耗；对于重负载的情况，只要线性稳压器没有
工作于"低压差"(low dropout)状态，电压缓冲电路的动态偏置电流，引
起的线性稳压器的功耗增加，和转换效率的降低，将十分有限。
如图3所示，本发明的用于线性稳压器的动态偏置电压缓冲电路1000由 基本电压缓冲电路100、稳压器输出电流监测电路200和电流镜电路300构成。 基本电压缓冲电路100与线性稳压器的压差放大器2000连接于节点10，其输 出端20与线性稳压器电压调整管3000的栅极以及稳压器输出电流监测电路 200连接。稳压器输出电流监测电路200还与线性稳压器输出端40以及电流镜 电路300连接，而电流镜电路300的第二个连接端与基本电压缓冲电路100连 接。
基本电压缓冲电路IOO，由共漏极或共集电极连接的晶体管和电流值为 固定值的偏置电流源构成，完成在稳压器空载或轻负载时，隔离压差放大器 的输出电阻和调整管的输入电容，并提高电路对调整管输入电容的充、放电 能力。基本电压缓冲电路100的具体实现，可采用图2中的简单结构，如在图 4给出的实施实例1中，基本电压缓冲电路IOO，采用了图2B的电压缓冲结构。 也可根据实际稳压器系统，对电压缓冲电路的静态功耗、对调整管的驱动能 力(充分的关断与导通)等具体要求，采用其他电压缓冲电路结构，如在图 5，本发明实施实例2中，基本电压缓冲电路1000采用了工作于甲乙类(class AB)的推挽结构的电压缓冲电路形式。
稳压器输出电流监测电路200，完成对稳压器输出电流的跟踪。电流监
测电路由电流监测晶体管和辅助电路构成。
电流监测电路200中的电流监测晶体管，用于产生与电压调整管输出电 流成一定比例的电流。在实现上，采用一个与电压调整管并联的、同类型的、
尺寸成一定比例的晶体管。例如，在图4中，稳压器电路中的电压调整管Mpass 为PMOS晶体管，则电流监测电路200中，完成电流监测功能的晶体管为与 Mpass并联的PMOS晶体管Ml。 Mpass的尺寸为Ml的K倍，根据芯片面积和功耗 的具体要求，K一般大于IOO。由于Ml与Mpass的并联关系，则M1的输出电流 约为Mpass的l/K倍。
电流监测电路中的辅助电路，用于提高电流监测电路的精度。为此，辅 助电路应减小厄利效应(Early effect),所造成的电流监测晶体管与电压 调整晶体管输出电流的失配。例如，图4电流监测电路200中，利用运算放大 器输入端"虚短"的特性，使电流监测晶体管M1的漏极3电压，保持与电压 调整管Mpass的漏极4电压近似相等。又如，图5电流监测电路2000中，利用 共集电极连接的PNP晶体管Q5，使电流监测晶体管M1的漏极5电压追随稳压器 输出端9的电压变化，二者相差一个PN结正向导通电压VBE。
对于电流监测精度要求不高的情况，输出电流监测电路可省去辅助电 路，以节省芯片面积和降低功耗。
图3中的电流镜电路300，用于将电流监测电路的输出电流，转换为基本 电压缓冲电路的动态偏置电流。电流镜电路的输入端与电流监测电路输出端 串联，输出端与基本电压缓冲电路中的固定偏置电流源并联。即电流镜电路 的输入电流为电流监测电路的输出电流，而输出电流为基本电压缓冲电路的 动态偏置电流。电流镜电路的输出电流与输入电流的比值，由输入晶体管和 输出晶体管的尺寸决定。例如，在图4的电流镜电路400中，电流镜电路的输 入电流为二极管连接的應0S晶体管M3中的漏极电流IDM3，输出电流为镜像晶 体管M4中的漏极电流IDM4， 二者的比等于M3与M4的宽长比(W/L)。根据需要，
电流镜电路可对电流监测电路的输出电流进行多次镜像。例如，图5中，电
流镜电路(3000)，经M2至M6，对电流监测电路的输出电流进行了两次镜像。 如图4所示的动态偏置电压缓冲电路是本发明给出的第一个实施实例电 路，电路包括基本电压缓冲电路IOO、稳压器输出电流监测电路200、电流镜 电路400。
所述基本电压缓冲电路100为NPN晶体管Q1的基极与压差放大器的输出 端1连接，集电极与稳压器输入电压Vin端连接，射极2作为缓冲电路的输出 端，与固定偏置电流源Ib2、电流镜电路输出端、电流监测电路的电流监测 晶体管Ml和稳压器的稳压器的电压调整管Mpass的栅极连接。
所述稳压器输出电流监测电路200为电流监测晶体管M1为与稳压器调 整管Mpass同类型的PMOS晶体管，且有
= Kl ， Kl > 100 (16)
电流监测晶体管Ml与稳压器调整管Mpass为并联关系源极与稳压器输 入电压Vin端连接，栅极与基本电压缓冲电路的输出端2连接。由醒OS晶体管 M2和运算放大器电路300构成的电流监测辅助电路，用于提高电流监测精度。 M2的漏极和运算放大器电路300的正向输入端，与M1的漏极3连接，M2的栅极 与运算放大器电路300的输出端连接，M2的源极5为电流监测电路的输出端， 运算放大器电路300的反向输入端与稳压器输出端4连接。
所述电流镜电路400为源、漏短路连接的醒0S晶体管M3的漏极，与电 流监测电路的输出端5连接，源极接地。电流镜输出晶体管M4的栅极与M3的 栅极连接，源极接地，漏极为电流镜电路的输出端2。 M3与M4的尺寸有以下 关系
(訊—二 K2 (17) 下面对图4所示的动态偏置电压缓冲电路的工作原理进行阐述。
从图4可以看到，电流监测晶体管Ml与稳压器调整管Mpass为并联关系，
有
<formula>formula see original document page 12</formula>
由于运放电路(300)的输入端"虚短"的性质，Ml与Mpass的漏极电压
相等，故由(16)、 (18)式有
<formula>formula see original document page 12</formula>
同理，如果忽略厄利效应对电流镜电路中的M3、 M4的影响，则由(17)
式，有
<formula>formula see original document page 12</formula>
由于IDM3二 IDM1，故有
<formula>formula see original document page 12</formula>
又因为共集电极晶体管Ql的射极电流为Ib2与IDM4之和，故有
<formula>formula see original document page 12</formula>
对于空载或轻负载的情况，IMpass的值较小，且在实际设计中，有
^<<1，故有
<formula>formula see original document page 12</formula> 从(24)式可以看到，在空负载或轻负载下，动态偏置电压缓冲电路的 偏置电流为静态偏置电流。
对于重负载的情况，有<formula>formula see original document page 13</formula>，故有
<formula>formula see original document page 13</formula>
由(3)式和(6)式，稳压器输出端极点P1，和电压缓冲输出端极点P2
<formula>formula see original document page 13</formula>从(27)、 (28)可以看到，对于重负载的情况，P2按照与P1相同的规律 变化，因而消除了P2对稳压器电路的稳定性和相位裕度的影响。
以上为图4所示的动态偏置电压缓冲电路实施实例1的工作原理的说明。
以下对其设计中的两个需要注意的地方，进行说明。
1. 输出电流监测电路200中，节点3处的电压V3，等于稳压器输出端的电 压Vo，而V3等于(VDSM2+VGSM3 )，故为使电路正常工作，应有Vo》
(VDSsatM2+VGSM3)，其中VDSSATM2等于(VGSM2-VTM2)
2. 电压缓冲电路中存在一条，开始于M1的栅极2，经M2-M3-M4-Q1，回 到2的正反馈环路
对于问题l，从图l可以看到，由于<formula>formula see original document page 13</formula>，故对图4所示的实施 实例的适用范围的限制有限。且对于<formula>formula see original document page 13</formula>的情况，可省去由M2和运放电 路(300)构成的辅助电路，使图4中的实施实例仍然适用。
对于问题2，从图4可以看到，正反馈环路的增益等于(gM1*gA")，通过
对涉及的晶体管器件的尺寸，和静态工作点的设计，可保证其值小于l，使
正反馈环路对电路的影响远小于稳压器电路的负反馈环路。
动态偏置电压缓冲电路的第二个实施实例电路如图5所示，包括基本电
压缓冲1000、稳压器输出电流监测电路2000、电流镜电路3000。
所述基本电压缓冲电路为PNP晶体管Q1基极与压差放大器输出端1连
接，集电极接地，射极与偏置电流源Ibl输出端2连接，Ibl的另一端与输入 电压Vin端连接，NPN晶体管Q2基极与压差放大器输出端1连接，集电极与电 压输出Vin端连接，射极与偏置电流源Ib2的输出端3连接，Ib2的另一端接地， 上拉驱动NPN晶体管Q3的基极与偏置电流源Ibl输出端2连接，集电极与输入 电压Vin端连接，射极4为电压缓冲电路输出端，下拉晶体管4的基极与图中3 端连接，集电极接地，射极接图中4端，电容Cl一端接偏置电流源Ibl输出 端2，另一端接偏置电流源Ib2的输出端3。
所述稳压器输出电流监测电路为电流监测晶体管M1的源极接输入电压 Vin端，栅极接电压缓冲电路的输出端4，漏极接5端，PNP晶体管Q5的发射极 接5端，基极接稳压器输出端9，集电极为电流监测电路输出端6。
所述电流镜电路为NM0S晶体管M2的栅极、漏极短接，与电流监测电路 输出端(6)连接，源极接地，NM0S晶体管M3的漏极接序号7端，栅极接序号6 端，源极接地，薩0S晶体管M6的漏极接序号3端，栅极接序号6端，源极接地， PM0S晶体管M4的栅极、漏极短接于序号7端，源极接输入电压Vin端，PMOS 晶体管的漏极接序号2端，栅极接于序号7端，源极接于电压输出Vin端。
下面对图5所示的动态偏置电压缓冲电路的工作原理进行阐述。
基本电压缓冲电路1000中的Q1、 Q2完成对推挽管Q3、 Q4的甲乙类控制， Q1-Q4的PN结，构成跨导线性环(trans-conductance linear loop):
VEBQ1 + VBEQ2 = VBEQ3 + VEBQ4 (29)
由双极晶体管集电极电流与BE结电压的关系，有
Rln^ + F7ln，^ln， + Frln^ (30)
/羊 細2 /SY一)3
整理后，有:
<formula>formula see original document page 15</formula>
(31)
上式中A为晶体管发射极面积，由于ICQn"IEQn，若<formula>formula see original document page 15</formula>
ICQ1二ICQ2， ICQ3二ICQ4，则有:
<formula>formula see original document page 15</formula>
(32)
故电压缓冲电路的输出电阻为
<formula>formula see original document page 15</formula>(33)
由上式可得到与(24)、 (28)类似的结果，这里不再赘述。
图5中其他部分电路的工作原理与图4中的类似，这里仅对基本电压缓冲 电路1000中的C1与电流监测电路2000中的Q5加以说明。
基本电压缓冲电路1000中的C1连接于Q3、 Q4的基极之间，由于电容两端 的电压不能突变，因而保证了Q3、Q4的基极电压在瞬态过程中变化方向一致， 所以C1起到了类似于浮动电压源(floating voltage source)的作用。
输出电流监测电路2000中的Q5，射极所连接的等效阻抗(Ml晶体管的漏 极输出电阻rds)，远大于集电极连接的等效阻抗(M2晶体管跨导的倒数 1/gM2)，因而为共集电极连接，故其射极端5电压跟随基极9的电压变化，二 者相差一个BE结电压，减小了厄利效应对电流监测晶体管M1和电压调整晶体 管Mpass，输出电流匹配的影响。
权利要求
1.一种用于线性稳压器的电压缓冲电路，其特征在于，该电压缓冲电路由基本电压缓冲电路、输出电流监测电路、电流镜电路构成，其中，基本电压缓冲电路的输入端与线性稳压器的压差放大器输出端连接，输出端为动态偏置电源缓冲电路的输出端，输出电流监测电路的输出端与电流镜电路的输入端连接，电流镜电路的输出端与基本电压缓冲电路中的静态偏置电流源并联。
2. 如权利要求1所述的用于线性稳压器的电压缓冲电路，其特征是基 本电压缓冲电路至少包括一个共漏极连接的MOS型晶体管或共集电极连接 的双极型晶体管，以及一个电流值为固定值的静态偏置电流源。
3. 如权利要求1所述的用于线性稳压器的电压缓冲电路，其特征是电 流镜电路的输入端与输出电流监测电路的输出端连接，电流镜电路的输入晶 体管为栅极与漏极短接的MOS型晶体管或者是基极与集电极短接的双极晶 体管，电流镜电路的输出晶体管的栅极/基极与输入晶体管的栅极/基极连接， 漏极/集电极与基本电压缓冲电路的静态偏置电流源并联。
4. 如权利要求l所述的用于线性稳压器的电压缓冲电路，其特征是输 出电流监测电路由电流监测晶体管构成，电流监测晶体管为与线性稳压器电 压调整管并联的同类型晶体管，其栅极/基极接基本电压缓冲电路的输出端。
5. 如权利要求1所述的用于线性稳压器的电压缓冲电路，其特征是， 输出电流监测电路包括提高电流监测精度的辅助电路，辅助电路有三个连接 端，分别与电流监测晶体管的漏极/集电极、线性稳压器的输出端和电流镜 电路输入端连接。
全文摘要
本发明涉及一种用于线性稳压器的电压缓冲电路，由基本电压缓冲电路、输出电流监测电路、电流镜电路构成，其中基本电压缓冲电路的输入端与线性稳压器的压差放大器输出端连接，输出端为动态偏置电源缓冲电路的输出端，输出电流监测电路的输出端与电流镜电路的输入端连接，电流镜电路的输出端与基本电压缓冲电路中的静态偏置电流源并联。在不增加稳压器电路的静态功耗的条件下，减小电压缓冲电路输出端极点对系统相位裕度和稳定性影响；无需采用传统线性稳压器，利用片外滤波电容等效串联电阻产生零点的做法，因而降低系统的成本和使用难度，减小了等效串联电阻对稳压器电路瞬态响应和噪声抑制能力的影响；无需芯片上频率补偿电容，节省了芯片面积。
文档编号G05F1/56GK101105696SQ200710018428
公开日2008年1月16日 申请日期2007年8月8日 优先权日2007年8月8日
发明者汪西虎 申请人:中国航天时代电子公司第七七一研究所