低压差线性稳压器的过流保护电路及低压差线性稳压电源的制作方法
【技术领域】
[0001] 本申请设及电路技术领域，特别是设及一种低压差线性稳压器的过流保护电路及 低压差线性稳压电源。
【背景技术】
[0002] 电源是电子系统中非常重要的部分，由于LD0(Low Dropout Vol化ge Regulator, 低压差线性稳压器)具有体积小、噪声小、输出波纹低、无电磁干扰且设计简单、外围元件少 等优点，可W为输出负载提供稳定的电源电压，所W被广泛应用在各种电子系统中。
[0003] LDO的带负载能力是作为电源应用忍片的一个重要能力体现，当输出负载超过LDO 的带负载能力即过负载时可能会造成LDO损坏。目前，为了防止由于过负载导致的LDO损坏， 通常是在输出负载超过LDO的带负载能力时，由过流保护模块对LDO的最大输出电流进行限 审Ij，避免LDO由于过大的输出电流而造成过流损坏。
[0004] 然而，当LDO工作在过负载状态下时，虽然LDO的最大输出电流会被限制为一个确 定的值，但是LDO的功率会随着电源电压的增大而增大，从而LDO的溫度也会随着电源电压 的增大而升高。因此，当电源电压迅速增大时，容易使LDO的溫度迅速升高而造成LDO的过热 损坏。 【实用新型内容】
[0005] 有鉴于此，本申请实施例提供一种低压差线性稳压器的过流保护电路及低压差线 性稳压电源，W避免由于电源电压迅速增大而造成的LDO过热损坏。
[0006] 为了实现上述目的，本申请实施例提供的技术方案如下：
[0007] -种低压差线性稳压器的过流保护电路，所述低压差线性稳压器包括运算放大 器、功率管、第一反馈电阻和第二反馈电阻，所述运算放大器的第一输入端与基准电压相连 接，所述运算放大器的输出端与所述功率管的栅极相连接，所述功率管的漏极与所述第一 反馈电阻的第一端相连接，所述第一反馈电阻的第二端分别与所述第二反馈电阻的第一端 W及所述运算放大器的第二输入端相连接，所述第二反馈电阻的第二端接地，所述第一反 馈电阻的第一端和所述第二反馈电阻的第二端为所述低压差线性稳压器的输出端，所述过 流保护电路包括：
[000引电流产生电路和限流电路；
[0009] 所述限流电路包括:第一 PMOS管、第二PMOS管、第一 NMOS管、第二醒OS管和第一电 阻；
[0010] 所述第一 PMOS管的源极与电源电压相连接，所述第一 PMOS管的栅极与所述功率管 的栅极相连接，所述第一 PMOS管的漏极与所述第一 NMOS管的漏极相连接；
[0011] 所述第一醒OS管的源极接地，所述第一 NMOS管的漏极与所述第一 NMOS管的栅极及 所述第二NMOS管的栅极相连接；
[0012] 所述第二醒OS管的源极接地，所述第二醒OS管的漏极与所述第一电阻的第一端W 及所述第二PMOS管的栅极相连接；
[OOU]所述第二PMOS管的源极与所述电源电压相连接，所述第二PMOS管的漏极与所述功 率管的栅极相连接；
[0014] 所述第一电阻的第二端与所述电源电压相连接；
[0015] 所述电流产生电路用于产生随所述电源电压的升高而升高的跟随电流，并将所述 跟随电流输出给所述限流电路中的所述第一 NMOS管；
[0016] 所述限流电路用于在所述低压差线性稳压器的输出电流超过预设阔值时根据所 述跟随电流将所述输出电流限制为随所述电源电压的升高而降低的限制电流。
[0017] 优选地，所述电流产生电路包括：
[001 引第SPMOS管MPl、第四PMOS管HVMPl、第五PMOS管HVMP2、第六PMOS管HVMP3、第屯 PMOS 管 HVMP4、第八 PMOS 管 HVMP5、第九 PMOS 管 HVMP6、第 SNMOS 管 MNBNl、第四 NMOS 管 HVMNl、 第五NMOS管MNl、第二电阻Rl、第=电阻R2、第四电阻R3、偏置电流源IBIAS;
[0019] 所述第SPMOS管MPl的源极与所述电源电压相连接，所述第SPMOS管MPl的栅极与 所述第SPMOS管MPl的漏极及所述第SNMOS管MNBNl的漏极相连接；
[0020] 所述第SNMOS管MNBNl的栅极和漏极短接，所述第S醒OS管MNBNl的源极与所述第 二电阻Rl的第一端相连接，所述第二电阻Rl的第二端与所述第四PMOS管HVMPl的源极相连 接；
[0021] 所述第四PMOS管HVMPl的漏极与所述偏置电流源IBIAS的一端相连接，所述偏置电 流源IBIAS的另一端接地，所述第四PMOS管HVMPl的栅极与所述第四PMOS管HVMPl的漏极及 所述第五PMOS管HVMP2的栅极相连接；
[0022] 所述第五PMOS管HVMP2的漏极接地，所述第五PMOS管HVMP2的源极与所述第四NMOS 管HVMNl的源极相连接；
[0023] 所述第四醒OS管HMNl的栅极与所述第四PMOS管HVMPl的源极相连接，所述第四 NMOS管HVMNl的漏极与所述第六PMOS管HVMP3的漏极相连接；
[0024] 所述第六PMOS管HVMP3的源极与所述电源电压相连接，所述第六PMOS管HVMP3的漏 极与所述第六PMOS管HVMP3的栅极及所述第屯PMOS管HVMP4的栅极相连接；
[0025] 所述第屯PMOS管HVMP4的源极与所述电源电压相连接，所述第屯PMOS管HVMP4的漏 极与所述第九PMOS管HVMP6的漏极及所述第一 NMOS管HVMN2的漏极相连接；
[0026] 所述第八PMOS管HVMP5的源极与所述电源电压相连接，所述第八PMOS管HVMP5的漏 极与所述第八PMOS管HVMP5的栅极及所述第五NMOS管丽1的漏极及所述第九PMOS管HVMP6的 栅极相连接，所述第九PMOS管HVMP6的源极与所述电源电压相连接；
[0027] 所述第五醒OS管MNl的源极接地，所述第五NMOS管MNl的栅极与所述第S电阻的第 一端及所述第四电阻的第一端相连接，所述第S电阻的第二端与所述第五PMOS管HVMP2的 源极相连接，所述第四电阻的第二端接地。
[00%]优选地，所述电流产生电路包括：
[0029] 第SPMOS管MPl、第四PMOS管HVMPl、第五PMOS管HVMP2、第六PMOS管HVMP3、第屯 PMOS管HVMP4、第SNMOS管MNBNl、第四NMOS管HVMNl、第二电阻Rl、第S电阻R2、第四电阻R3、 偏置电流源IBIAS;
[0030] 所述第SPMOS管MPl的源极与所述电源电压相连接，所述第SPMOS管MPl的栅极与 所述第SPMOS管MPl的漏极及所述第SNMOS管MNBNl的漏极相连接；
[0031 ] 所述第SNMOS管MNBNl的栅极和漏极短接，所述第S醒OS管MNBNl的源极与所述第 二电阻Rl的第一端相连接，所述第二电阻Rl的第二端与所述第四PMOS管HVMPl的源极相连 接；
[0032] 所述第四PMOS管HVMPl的漏极与所述偏置电流源IBIAS的一端相连接，所述偏置电 流源IBIAS的另一端接地，所述第四PMOS管HVMPl的栅极与所述第四PMOS管HVMPl的漏极及 所述第五PMOS管HVMP2的栅极相连接；
[0033] 所述第五PMOS管HVMP2的漏极接地，所述第五PMOS管HVMP2的源极与所述第四NMOS 管HVMNl的源极相连接；
[0034] 所述第四醒OS管HMNl的栅极与所述第四PMOS管HVMPl的源极相连接，所述第四 NMOS管HVMNl的漏极与所述第六PMOS管HVMP3的漏极相连接；
[0035] 所述第六PMOS管HVMP3的源极与所述电源电压相连接，所述第六PMOS管HVMP3的漏 极与所述第六PMOS管HVMP3的栅极及所述第屯PMOS管HVMP4的栅极相连接；
[0036] 所述第屯PMOS管HVMP4的源极与所述电源电压相连接，所述第屯PMOS管HVMP4的漏 极与所述第一 NMOS管HVMN2的漏极相连接；
[0037] 所述第=电阻的第一端与所述第四电阻的第一端相连接，所述第=电阻的第二端 与所述第五PMOS管HVMP2的源极相连接，所述第四电阻的第二端接地。
[0038] 优选地，所述电流产生电路包括：
[0039] 第SPMOS管MPl、第四PMOS管HVMPl、第五PMOS管HVMP2、第八PMOS管HVMP5、第九 PMOS管HVMP6、第SNMOS管MNBNl、第四NMOS管HVMNl、第五NMOS管MNl、第二电阻Rl、第S电阻 R2、第四电阻R3、偏置电流源IBIAS;
[0040] 所述第SPMOS管MPl的源极与所述电源电压相连接，所述第SPMOS管MPl的栅极 与所述第SPMOS管MPl的漏极及所述第SNMOS管MNBNl的漏极相连接；
[0041 ] 所述第SNMOS管MNBNl的栅极和漏极短接，所述第S醒OS管MNBNl的源极与所述第 二电阻Rl的第一端相连接，所述第二电阻Rl的第二端与所述第四PMOS管HVMPl的源极相连 接；
[0042] 所述第四PMOS管HVMPl的漏极与所述偏置电流源IBIAS的一端相连接，所述偏置电 流源IBIAS的另一端接地，所述第四PMOS管HVMPl的栅极与所述第四PMOS管HVMPl的漏极及 所述第五PMOS管HVMP2的栅极相连接；
[0043] 所述第五PMOS管HVMP2的漏极接地，所述第五PMOS管HVMP2的源极与所述第四NMOS 管HVMNl的源极相连接；
[0044] 所述第四醒OS管HMNl的栅极与所述第四PMOS管HVMPl的源极相连接，所述第四 NMOS管HVMNl的漏极与所述电源电压相连接；
[0045] 所述第八PMOS管HVMP5的源极与所述电源电压相连接，所述第八PMOS管HVMP5的漏 极与所述第八PMOS管HVMP5的栅极及所述第五NMOS管丽1的漏极及所述第九PMOS管HVMP6的 栅极相连接；
[0046] 所述第九PMOS管HVMP6的源极与所述电源电压相连接，所述第九PMOS管HVMP6的漏 极与所述第一 NMOS管HVMN2的漏极相连接；
[0047] 所述第五醒OS管MNl的源极接地，所述第五NMOS管MNl的栅极与所述第S电阻的第 一端及所述第四电阻的第一端相连接，所述第S电阻的第二端与所述第五PMOS管HVMP2的 源极相连接，所述第四电阻的第二端接地。
[004引一种低压差线性稳压电源，包括：
[0049] 低压差线性稳压器和过流保护电路；
[0050] 所述低压差线性稳压器包括:运算放大器、功率管、第一反馈电阻、第二反馈电阻；
[0051] 所述过流保护电路包括:电流产生电路和限流电路；
[0052] 所述运算放大器的第一输入端与基准电压相连接，所述运算放大器的输出端与所 述功率管的栅极相连接，所述功率管的漏极与所述第一反馈电阻的第一端相连接，所述第 一反馈电阻的第二端分别与所述第二反馈电阻的第一端W及所述运算放大器的第二输入 端相连接，所述第二反馈电阻的第二端接地，所述第一反馈电阻的第一端和所述第二反馈 电阻的第二端为所述低压差线性稳压器的输出端；
[0化3] 所述限流电路包括:第一 PMOS管、第二PMOS管、第一 NMOS管、第二醒OS管和第一电 阻；
[0054] 所述第一 PMOS管的源极与电源电压相连接，所述第一 PMOS管的栅极与所述功率管 的栅极相连接，所述第一 PMOS管的漏极与所述第一 NMOS管的漏极相连接；
[0055] 所述第一醒OS管的源极接地，所述第一 NMOS管的漏极与所述第一 NMOS管的栅极及 所述第二NMOS管的栅极相连接；
[0056] 所述第二醒OS管的源极接地，所述第二醒OS管的漏极与所述第一电阻的第一端W 及所述第二PMOS管的栅极相连接；
[0057] 所述第二PMOS管的源极与所述电源电压相连接，所述第二PMOS管的漏极与所述功 率管的栅极相连接；
[0058] 所述第一电阻的第二端与所述电源电压相连接；
[0059] 所述电流产生电路用于产生随所述电源电压的升高而升高的跟随电流，并将所述 跟随电流输出给所述限流电路中的所述第一 NMOS管；
[0060] 所述限流电路用于在所述