一种低压差线性稳压器的制造方法
【技术领域】
[0001] 本发明属于模拟集成电路技术领域，具体的说设及一种无输出电容型高电源抑制 比的低压差线性稳压器。
【背景技术】
[0002] 低压差线性稳压器（LowDropoutVoltageRegulator,LDR)作为现代电源管理巧 片中不可缺少的一部分，其特点在于电路工作工程中没有BUCK的频繁开关动作，所WLDR 的噪声非常小；且低压差线性稳压器的输出电压纹波小、电路结构简单、所用元器件较少、 集成后巧片面积小。LDR的技术指标主要包括：压差、线性调整率、负载调整率、负载阶跃响 应W及电源抑制比（PowerSu卵lyRejectionRatio,PSRR)等。
[000引图1是传统的LDR结构图。由误差放大器Aa、PM0S管Pi、醒OS管Ni、功率管MP、电 阻Ri、R2、咕W及电容CP所组成。其中误差放大器A。放大基准电压与输出电压的差值，最后 反馈给NM0S管Ni，从而调节功率管的栅极电压，进而控制对电容Cp充放电的大小，达到稳 定输出电压的目的。电源抑制比作为低压差线性稳压的一个参数，其直接表现为输出电压 对电源的敏感程度。
[0004] 该种结构主要存在两个缺点；第一，该电路采用大的电容，不利于集成。随着现代 微电子技术的快速发展，巧片越来越集成化W及片上系统（System化化ip，S0C)的大量涌 现，该要求巧片易于集成W满足社会发展的需求。第二，电源抑制比较低。比如，对于一些 给射频电路供电的LDR在中高频处就需要很高的电源抑制比特性，该就要求我们进一步提 高中高频的PSRR。
[0005] 由于目前传统的LDR采用片外补偿的方法，其主极点的位置比较低，因此存在电 路在中高频率处的电源抑制特性较差的问题。
【发明内容】
[0006] 本发明所要解决的，就是针对上述传统的LDR存在的问题，提出一种低压差线性 稳压器。
[0007] 为实现上述目的，本发明采用如下技术方案：
[000引一种低压差线性稳压器，如图2所示，一种低压差线性稳压器，包括依次连接的偏 置电路、第一运算放大器A1、第二运算放大器A2、密勒补偿电路和输出电路；其特征在于， 还包括电源抑制比增强电路；
[0009] 所述偏置电路分别输出第一路偏置电压Vbl和第二路偏置电压Vb2到第一运算放 大器A1 ;所述第一运算放大器A1的正向输入端接外部基准电压化ef，其负向输入端接外部 输入电压，其正向输出端接第二运算放大器A2的正向输入端，其负向输出端接第二运算放 大器A2的负向输入端；
[0010] 所述密勒补偿电路由第六PM0S管P6、第^;：PM0S管？7、第^电容〇11、第^^一NM0S 管Mil和第十二醒0S管N12构成；其中，第六PM0S管P6的源极接电源V孤，其栅极和漏极 互连，其栅极接第^；：PMOS管P7的栅极，第六PMOS管P6的漏极接第^^一NM0S管Mil的漏 极；第^；：PM0S管P7的源极接电源VDD，其漏极接第十二NM0S管N12的漏极；第^^一NM0S 管Nil的栅极接第二运算放大器A2的输出端，其源极接地GND;第十二NM0S管N12的栅极 接第一运算放大器A1的负向输出端，其源极接地GND;第S电容Cm的一端接第二运算放大 器A2的输出端；
[0011] 所述输出电路由功率管MP、反馈电阻Rf和负载电阻化构成；其中，功率管MP的 源极接电源V孤，其栅极接第走PM0S管P7的漏极，其漏极通过反馈电阻Rf后接地GND;负 载电阻化的一端接第S电容Cm的另一端，其另一端接地GND;
[0012] 所述电源抑制比增强电路由第八PM0S管P8、第S运算放大器、第二电容C2、第一 电阻R1和第二电阻R2构成；其中，第八PM0S管P8的源极接电源VDD，其栅极通过第二电 容C2后接第=运算放大器的输出端，其漏极接第^;：PM0S管P7的漏极；第=运算放大器的 电源端接偏置电路的输出端，其正向输入端接第^；：PM0S管P7的漏极，其负向输入端接其输 出端，其输出端依次通过第一电阻R1和第二电阻R2后接地GND。
[0013] 进一步的，如图3所示，所述第一误差放大器由第一PM0S管P1、第二PM0S管P2、 第SPM0S管P3、第一NM0S管N1、第二NM0S管N2、第SNM0S管N3、第四NM0S管M、第五 NM0S管服、第六NM0S管N6、第^;：NM0S管N7和第八NM0S管N8构成；其中，第一PM0S管P1 的源极接电源VDD，其栅极接第二路偏置电压Vb2,其漏极接第二PM0S管P2和第SPM0S管 P3的源极；第二PM0S管P2的栅极接第^;：NM0S管N7的源极，其漏极接第一NM0S管N1的 漏极；第=PM0S管P3的栅极接第八NM0S管N8的源极，其漏极接第二NM0S管N2的漏极； 第走NM0S管N7的栅极为第一误差放大器的正向输入端，其漏极接电源V孤，其源极接第四 NM0S管M的漏极；第八NM0S管N8的栅极为第一误差放大器的负向输入端，其漏极接电源 VDD，其源极接第六NM0S管N6的漏极；第四NM0S管M的栅极接第一路偏置电压Vbl，其源 极接地GND;第六NM0S管N6的栅极接第一路偏置电压Vbl，其源极接地GND;第一NM0S管 N1的栅极接第五NM0S管N5的栅极和漏极，第一NM0S管N1的源极接地GND;第二NM0S管 N2的栅极接第SNM0S管的栅极和漏极，第二NM0S管N2的源极接地GND;
[0014] 所述第二误差放大器由第四PM0S管P4、第五PM0S管P5、第九NM0S管N9和第十 NM0S管N10构成；其中，第四PM0S管P4的源极接电源V孤，其栅极与漏极互连，其栅极接第 五PM0S管P5的栅极，其漏极接第九NM0S管N9的漏极；第九NM0S管N9的栅极接第二NM0S 管N2的栅极，其源极接地GND;第五PM0S管P5的源极接电源VDD，其漏极接第十NM0S管 N10的漏极；第十NM0S管N10的栅极接第一NM0S管N1的栅极，其源极接地GND。
[0015] 更进一步的，如图4所示，所述第=运算放大器由第九PM0S管P9、第十PM0S管 口10、第^^一PM0S管P11、第十二PM0S管P12、第十=NM0S管N13、第十四NM0S管M14、第十五 NM0S管N15、第十六NM0S管N16、第十走NM0S管N17、第十八NM0S管M18、第十九NM0S管 N19、第二十醒SO管N20和第一电容C1构成；其中，第十SPM0S管P13的源极接电源VDD， 其栅极接第二路偏置电压Vb2,其漏极接第九PM0S管P9的源极和第十PM0S管P10的源极； 第九PM0S管P9的栅极接第十九NM0S管N19的源极，其漏极接第十=NM0S管N13的漏极； 第十九NM0S管N19的漏极接电源VDD，其源极接第十五NM0S管M15的漏极，其栅极为第S 运算放大器的负向输入端；第十五NM0S管N15的栅极接第一路偏置电压Vbl，其源极接地 GND;第十=NM0S管N13的栅极和漏极互连，其栅极接第十^;：NM0S管N17的栅极，其源极接 地GND;第十^;：NMOS管N17的漏极接第^^一PM0S管P11的漏极，其源极接地GND;第^^一PM0S管P11的栅极和漏极互连，其栅极接第十二PM0S管P12的栅极，其源极接电源VDD;第 十二PM0S管的源极接电源VDD，其漏极接第十八NM0S管N18的漏极；第十二PM0S管P12 的漏极与第十八NM0S管N18的漏极的连接点通过第一电容C1后接地GND;第十八NM0S管 N18的栅极接第十四NM0S管N14的栅极，其源极接地GND;第十四NM0S管N14的栅极和漏 极互连，其漏极接第十PM0S管P10的漏极，其源极接地GND;第十PM0S管P10的栅极接地 第二十NM0S管N20的源极；第二十醒SO管N20的漏极接电源VDD，其栅极为第S运算放大 器的正向输入端，其源极接第十六NM0S管N16的漏极；第十六NM0S管N16的栅极接第一路 偏置电压Vb1，其源极接地GND。
[0016] 本发明的有益效果为，能够有效提高LDR中频段的电源抑制能力，同时采用片内 补偿的方法，使得巧片更易于集成。
【附图说明】
[0017] 图1是传统LDR基本结构示意图；
[001引图2是本发明LDR的结构示意图；
[0019] 图3是本发明偏置电路和误差放大器A1、A2的示意图；
[0020] 图4是本发明运算放大器A3的示意图；
[0021] 图5是没有PSRR增强电路和有PSRR增强电路的对比示意图。
【具体实施方式】
[0022] 下面结合附图，详细描述本发明的技术方案：
[0023] 本发明的一种低压差线性稳压器，如