一种低压差线性稳压器的制造方法
【技术领域】
[0001]本实用新型涉及模拟集成电路设计技术领域，特别是涉及一种低压差线性稳压器。
【背景技术】
[0002]与传统稳压器相比，低压差线性稳压器(Low Dropout Regulator，LDO)具有功耗更低，噪声更小等优点。LDO的结构复杂且工作状态多变，为保障LDO稳定地工作，通常需要增加补偿电路和辅助电路。
[0003]在现有技术中，典型的LDO结构如图1所示，包括误差放大器、输出调整管、反馈电阻以及补偿电路和辅助电路。补偿电路由缓冲器、串联的可变电阻Rz和电容Cz组成，缓冲器将误差放大器输出极点分裂为两个较高频极点，串接的电阻Rz和电容C 2形成零点，该零点跟随输出极点变化且相互抵消，使系统稳定。同时，利用辅助电路加快电路响应速度，提高LDO的负载瞬态性能。
[0004]但是，由于上述LDO增加了缓冲器，使调整管的栅控制信号摆幅减小，在驱动相同负载的情况下，需要更大的调整管，导致芯片面积增大；并且，上述辅助电路通常由比较器和充放电电路等组成，增加了 LDO电路的复杂度，进而增加了芯片的面积和成本。
[0005]基于此，亟需一种低压差线性稳压器，能够在保证LDO性能指标的前提下，减小芯片的设计复杂度和面积，降低成本。
【实用新型内容】
[0006]有鉴于此，本实用新型提供了一种低压差线性稳压器，以实现在保证LDO性能指标的前提下，减小芯片的设计复杂度和面积，降低成本的目的。
[0007]为解决上述技术问题，本实用新型提供一种低压差线性稳压器，包括:
[0008]由第一运放AMP1和第二运放AMP 2级联构成的误差放大器；
[0009]第一运放调整管MK1;
[0010]第二运放调整管Mk2;
[0011]输出调整管Mp;
[0012]第一反馈电阻Rfi和第二反馈电阻R F2；
[0013]由电容Cm和可变电阻Rm串联构成的密勒补偿电路；
[0014]输出电阻负载&和输出电容负载C ^
[0015]其中，
[0016]所述第一运放调整管Mk1、第二运放调整管Mk2及输出调整管M P为PMOS管；
[0017]所述第一运放AMPj^同相输入端与外部基准电压VREF相连，反相输入端与所述第一反馈电阻Rfi和第二反馈电阻Rf2相连，偏置电流端与所述第一运放调整管Mki的漏端相连；
[0018]所述第二运放AMP2的输出端与所述输出调整管Mp的栅端相连，偏置电流端与所述第二运放调整管Mk2的漏端相连；
[0019]所述第一运放调整管Mki的栅端与所述输出调整管Mp的栅端相连，源端与电源VDD相连；
[0020]所述第二运放调整管Mk2的栅端与所述输出调整管Mp的栅端相连，源端与所述电源VDD相连；
[0021]所述第一反馈电阻Rfi和第二反馈电阻R F2串联接在所述输出调整管Mp的漏端和地之间；
[0022]所述输出调整管Mp的源端与所述电源VDD相连；
[0023]所述输出电阻负载&和输出电容负载C d妾在输出端和地之间；
[0024]所述电容Cm和可变电阻R M串联接在所述第二运放AMP 2的输入端和输出端之间。
[0025]上述低压差线性稳压器中，优选的，所述可变电阻Rm具体为第一 NMOS管M9，所述第一 NMOS管M9的源端与所述输出调整管Mp的栅端相连，漏端与所述电容Cm相连，栅端与所述电源VDD相连。
[0026]上述低压差线性稳压器中，优选的，所述第一运放AMP1包括:
[0027]第二 PMOS管M2、第三PMOS管M3、第四PMOS管M4、第二 NMOS管M5及第三NMOS管M6 ；
[0028]其中，所述第三PMOS管M3的栅端作为所述第一运放AMP1的同相输入端与所述外部基准电压VREF相连，漏端与所述第二 NMOS管M5的漏端、栅端均相连，源端与所述第二PMOS管M2的漏端、所述第四PMOS管M4的源端均相连且作为所述第一运放AMPj^偏置电流端与所述第一运放调整管Mki的漏端相连；
[0029]所述第二 PMOS管M2的源端与所述电源VDD相连；
[0030]所述第四PMOS管M4的栅端作为所述第一运放AMP1的反相输入端与所述第一反馈电阻Rfi和第二反馈电阻R F2相连，漏端与所述第三NMOS管M6的漏端相连且作为所述第一运放AMP1的输出端与所述电容C M相连；
[0031]所述第三NMOS管M6的源端、所述第二 NMOS管M5的源端均与地相连。
[0032]上述低压差线性稳压器中，优选的，所述第二运放AMP2包括:
[0033]第五PMOS管M7和第四NMOS管M8 ；
[0034]其中，所述第四NMOS管M8的栅端作为所述第二运放AMP2的输入端与所述电容CM相连，漏端与所述第五PMOS管M7的漏端、所述输出调整管Mp的栅端均相连且作为所述第二运放AMP2的输出端与所述可变电阻Rm相连，源端与地相连；
[0035]所述第五PMOS管M7的源端与所述电源VDD相连。
[0036]以上本实用新型提供的低压差线性稳压器中，引入电容Cm和可变电阻Rm构成的密勒补偿电路来取代现有技术中缓冲器，通过利用密勒效应将第一运放AMPj^输出端极点推向低频，将第二运放AMPd^输出端极点推向高频，可以起到缓冲器极点分离的效果，进而电容Cm和可变电阻Rm形成的零点跟随输出极点变化，抵消了输出极点，保证电路的稳定性，有效解决了现有技术中缓冲器引起的输出调整管Mp的栅控制信号摆幅减小的问题，进而避免了现有技术中在驱动相同负载情况下需要更大的输出调整管Mp,导致芯片面积增大的问题；
[0037]为了简化辅助电路，降低电路的复杂度，同时，通过第一运放调整管Mk1、第二运放调整管Mk2分别调整第一运放AMP i和第二运放AMP 2的偏置电流，偏置电流越大，误差放大器的摆率越大。当负载电流快速增大时，第一运放调整管Mk1、第二运放调整管Mk2上偏置电流增大，这样增大了误差放大器每一级的偏置电流，提高了误差放大器的摆率；第一运放AMP1的偏置电流的增大也提高了误差放大器的带宽，通过摆率和带宽的提高使得整个系统响应速度提高，因此可以在不需要额外的辅助电路的情况下，提高了瞬态响应性能；
[0038]综上，本实用新型上述技术方案采用电容Cm和可变电阻Rm构成的密勒补偿电路代替现有技术中的缓冲器，避免了现有技术中在驱动相同负载情况下需要更大的输出调整管MP，导致芯片面积增大的问题；同时，在不需要额外的辅助电路的情况下，也能提高瞬态响应性能，以此实现了在保证LDO性能指标的前提下，减小芯片的设计复杂度和面积，降低成本的目的。
【附图说明】
[0039]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0040]图1为现有技术中低压差线性稳压器的电路结构示意图；
[0041]图2为本实用新型提供的一种低压差线性稳压器的一种电路结构示意图；
[0042]图3为本实用新型提供的基于图2的一种低压差线性稳压器的电路结构示意图。
【具体实施方式】
[0043]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0044]本实用新型的核心是提供一种低压差线性稳压器，以实现在保证LDO性能指标的前提下，减小芯片的设计复杂度和面积，降低成本的目的。
[0045]为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和【具体实施方式】对本实用新型作进一步的详细说明。
[0046]参考图2，示出了本实用新型提供的一种低压差线性稳压器的一种电路结构示意图，该低压差线性稳压器具体可以包括如下步骤:
[0047]由第一运放AMP1和第二运放AMP 2级联构成的误差放大器；
[0048]第一运放调整管MK1;
[0049]第二运放调整管Mk2;
[0050]输出调整管Mp;
[0051]第一反馈电阻Rfi和第二反馈电阻R F2；
[0052]由电容Cm和可变电阻Rm串联构成的密勒补偿电路；
[0053]输出电阻负载RjP输出电容负载C ^
[0054]其中，
[0055]第一运放调整管Mk1、第二运放调整管Mk2及输出调整管M p为PMOS管；
[0056]第一运放AMPj^同相输入端与外部基准电压VREF相连，反相输入端与第一反馈电阻Rfi和第二反馈电阻R F2相连，偏置电流端与第一运放调整管M K1的漏端相连；
[0057]第二运放AMP^输出端与输出调整管Mp的栅端相连，偏置电流端与第二运放调整管Mk2的漏端相连；
[0058]第一运放调整管Mki的栅端与输出调整管Mp的栅端相连，源端与电源VDD相连；
[0059]第二运放调整管Mk2的栅端与输出调整管Mp的栅端相连，源端与电源VDD相连；
[0060]第一反馈电阻Rfi和第二反馈电阻Rf2串联接在输出调整管Mp的