基于标准cmos工艺的耐高压线性稳压器的制造方法
【专利摘要】本发明公开了一种基于标准CMOS工艺的耐压线性稳压器，应用于电源系统中。本发明包括：预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；带隙放大器，根据反馈信号，输出驱动信号；驱动器，当接收到驱动信号，根据输入电压，产生输出电压；反馈单元，根据输出电压，输出反馈信号；驱动器包括N个标准CMOS工艺中的PMOS晶体管；N个PMOS晶体管依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏，N为大于1的正整数。本发明将7805等专用线性稳压芯片的功能在标准CMOS上实现，降低整机成本。
【专利说明】
基于标准CMOS工艺的耐高压线性稳压器
技术领域
[0001]本发明涉及涉及一种线性稳压器，尤其涉及一种基于标准CMOS工艺的耐高压线性稳压器。【背景技术】
[0002]线性稳压器在芯片设计中经常被采用，用于将一个输入DC电压转换为另一个较低的输出DC电压，比如将5V转换为1.8V，来给多电源系统供电，如图1。在标准CMOS工艺上实现的传统线性稳压器，受到器件耐压的限制，只能承受5V电压输入。
[0003]很多应用中电源系统为9V或12V，无法直接给CMOS工艺制造的MCU等主控芯片供电，需要一颗额外的稳压芯片(如7805)将电压降低到5V，如图2,这样就增加整机的成本。
【发明内容】
[0004]针对上述问题，现提供一种旨在节约成本的的基于标准CMOS工艺的耐高压线性稳压器。
[0005]—种基于标准CMOS工艺的耐高压线性稳压器，包括:
[0006]预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；
[0007]带隙放大器，根据反馈信号，输出驱动信号；
[0008]驱动器，当接收到所述驱动信号，根据输入电压，产生输出电压；
[0009]反馈单元，根据所述输出电压，输出所述反馈信号；
[0010]所述驱动器包括N个标准CMOS工艺中的PM0S晶体管；
[0011]N个PM0S晶体管依次串联连接，带隙放大器对各个PM0S晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PM0S晶体管的源漏两端，每个PM0S晶体管所需承担的电压不至于让其损坏，N为大于1的正整数。[〇〇12]优选的，所述线性稳压器还包括栅极偏置电路；
[0013]所述栅极偏置电路，根据带隙放大器的驱动信号，为N个PM0S晶体管的栅极提供偏置电压。[〇〇14] 优选的，所述栅极偏置电路包括PM0S晶体管MP0、N-1个稳压管、电流源11和N个 NM0S晶体管；
[0015]串联连接的N个PM0S晶体管中的第一个PM0S晶体管与PM0S晶体管MP0构成电流镜像偏置;N个PM0S晶体管中相连的两个PM0S晶体管的栅极之间分别串联一个稳压管；电流源 11为N-1个稳压管提供偏置电流；
[0016]N个匪0S晶体管依次串联连接，其中第一个NM0S晶体管的漏极与所述第一个PM0S 晶体管的漏极和其栅极同时连接；
[0017]带隙放大器的驱动信号输入至串联的N个NM0S晶体管的第N个 [〇〇18] NM0S晶体管的栅极。
[0019] 优选的，所述NM0S晶体管增加一层DNW，兼容标准CMOS工艺。
[0020] 优选的，所述预稳压器包括N个电阻和第N稳压管；
[0021]N个电阻依次串联连接，第一个电阻还用于接入输入电压，第N个电阻还用于与第N 稳压管的阴极连接，第N稳压管的阳极接地。[〇〇22]优选的，串联的N个匪0S晶体管中前N-1个NM0S晶体管的栅极偏置电压分别从预稳压器的N个电阻中N-1个抽头上获得。
[0023] 优选的，所述输入电压为15V，所述驱动器产生的输出电压为5V、3.3V或2.5V。[〇〇24]优选的，所述稳压管均用二极管连接的M0S晶体管实现。[〇〇25]上述技术方案的有益效果:[〇〇26]本发明将7805等专用线性稳压芯片的功能在标准CMOS上实现，从而可以集成到 MCU等低压工艺设计的芯片中。这样此类芯片就可以直接接收12V/9V/15V等高压输入，于是降低整机成本。【附图说明】
[0027]图1为传统的线性稳压器的电气连接示意图。[〇〇28]图2为传统的电源系统的原理示意图。[〇〇29]图3为【具体实施方式】中的基于标准CMOS工艺的耐高压线性稳压器的原理示意图。 [〇〇3〇]图4为【具体实施方式】中栅极偏置电路的原理示意图。【具体实施方式】[〇〇31]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。[〇〇32]需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。[〇〇33]下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0034]如图3所示，基于标准CMOS工艺的耐高压线性稳压器，包括:
[0035]预稳压器，根据输入电压VIN，产生一个低精度、弱驱动能力的稳定电压preg，为带隙放大器供电;本实施方式中的Vin=15V;
[0036]带隙放大器，根据反馈信号VFB，输出驱动信号；
[0037]驱动器，当接收到驱动信号，根据输入电压，产生输出电压V0UT;[0〇38]反馈单兀，根据输出电压Vqut，输出反馈信号Vfb ;
[0039] 进一步地，驱动器包括三个PM0S晶体管:PM0S晶体管MP1、PM0S晶体管MP2和PM0S晶体管MP3;
[0040] 本实施方式中的PM0S晶体管为标准5V CMOS工艺中的PM0S晶体管，且为四端器件， 任何两端之间的电压不宜超过5.5V，利用这一特性，PM0S晶体管MP1、PM0S晶体管MP2和PM0S 晶体管MP3依次串联连接，带隙放大器对各个PM0S晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到三个PM0S晶体管的源漏两端，每个PM0S晶体管所需承担的电压不至于让其损坏。
[0041]理论上，更多的PM0S晶体管串联就可以承受更高的输入电压，最终受限的是PMOS 晶体管的衬底，即NWELL到硅衬底反偏二极管的耐压。
[0042]为了让PM0S晶体管MP1、PM0S晶体管MP2和PM0S晶体管MP3均匀分担高压输入，它们的栅极的偏置是关键。
[0043]进一步的，本实施方式中，线性稳压器还包括栅极偏置电路；[〇〇44]如图4，栅极偏置电路包括PM0S晶体管MP0、稳压管D1、稳压管D2、电流源I1、NM0S晶体管MN1、NM〇S晶体管MN2和NM0S晶体管MN3;[〇〇45] PM0S晶体管MP1与PM0S晶体管MP0构成电流镜像偏置，确保PM0S晶体管MP1的栅源电压看不到高压;PM0S晶体管MP0的漏极与NM0S晶体管MN1的漏极、稳压管D1的阴极、PM0S晶体管MP1的栅极与PM0S晶体管MP0的栅极同时连接；[〇〇46]稳压管D1的阳极与稳压管D2的阴极和PM0S晶体管MP2的栅极同时连接;稳压管D1贝IJ为PM0S晶体管MP2提供偏置，确保PM0S晶体管MP1的源漏和PM0S晶体管MP2的栅源看不到尚压；[〇〇47]稳压管D2的阳极与电流源11的电流输入端和PM0S晶体管MP3的栅极同时连接，稳压管D2则为PM0S晶体管MP3提供偏置，确保PM0S晶体管MP2的源漏和PM0S晶体管MP3的栅源看不到高压；电流源II的电流输出端接地;电流源II是偏置电流，用于设定稳压管D1和稳压管D2的稳压电压在5V附近。
[0048] NM0S晶体管丽1、匪0S晶体管丽2和NM0S晶体管丽3依次串联连接，流经PM0S晶体管 MP0的电流由带隙放大器控制NM0S晶体管MN3来调整，以完成闭环控制。
[0049]同样，为了避免匪0S晶体管MN3看到高压，匪0S晶体管MN1和匪0S晶体管串联于匪0S晶体管MN3上方来均匀分担高压。同理，NM0S晶体管也为四端器件，任何两端的电压不宜超过5.5V。为此必须让NM0S从硅衬底上独立出来，这只需额外增加一层DNW(Deep N Well)，兼容标准CMOS工艺。
[0050]进一步地，如图4所示，预稳压器包括电阻R1、电阻R2、电阻R3和稳压管D3;[〇〇51]电阻R1的一端用于连接输入电压，电阻R1的另一端与电阻R2的一端连接，电阻R2 的另一端与电阻R3的一端连接，电阻R3的另一端与稳压管D3的阴极连接，稳压管D3的阳极接地。[0〇52]本实施方式中的稳压管D1、稳压管D2和稳压管D3还可用二极管连接的M0S晶体管实现。
[0053] NM0S晶体管MN1和NM0S晶体管MN2的栅极电压偏置从预稳压器的电阻抽头上获得， 无需额外增加电路，合理选择抽头的位置即可实现
[0054] NM0S晶体管丽1、NM0S晶体管丽2和NM0S晶体管丽3均匀分担高压的目的。
[0055]本实施方式利用标准CMOS芯片设计工艺中的5V器件设计实现了 15V高压输入，该线性稳压器可将高压输入转换为稳定的低压5V/3.3V/2.5V可调输出。
[0056]以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
【主权项】
1.一种基于标准CMOS工艺的耐高压线性稳压器，包括:预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；带隙放大器，根据反馈信号，输出驱动信号；驱动器，当接收到所述驱动信号，根据输入电压，产生输出电压；反馈单元，根据所述输出电压，输出所述反馈信号；其特征在于，所述驱动器包括N个标准CMOS工艺中的PM0S晶体管；N个PM0S晶体管依次串联连接，带隙放大器对各个PM0S晶体管的栅极电压进行驱动控 制，将输入电压均匀地分布到N个PM0S晶体管的源漏两端，每个PM0S晶体管所需承担的电压 不至于让其损坏，N为大于1的正整数。2.如权利要求1所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述线性 稳压器还包括栅极偏置电路；所述栅极偏置电路，根据带隙放大器的驱动信号，为N个PM0S晶体管的栅极提供偏置电压。3.如权利要求2所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述栅极 偏置电路包括PM0S晶体管MP0、N-1个稳压管、电流源11和N个NM0S晶体管；串联连接的N个PM0S晶体管中的第一个PM0S晶体管与PM0S晶体管MP0构成电流镜像偏 置;N个PM0S晶体管中相连的两个PM0S晶体管的栅极之间分别串联一个稳压管；电流源II为 N-1个稳压管提供偏置电流；N个匪0S晶体管依次串联连接，其中第一个匪0S晶体管的漏极与所述第一个PM0S晶体 管的漏极和其栅极同时连接；带隙放大器的驱动信号输入至串联的N个NM0S晶体管的第N个NM0S晶体管的栅极。4.如权利要求3所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述匪0S 晶体管增加一层DNW，兼容标准CMOS工艺。5.如权利要求3或4所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述 预稳压器包括N个电阻和第N稳压管；N个电阻依次串联连接，第一个电阻还用于接入输入电压，第N个电阻还用于与第N稳压 管的阴极连接，第N稳压管的阳极接地。6.如权利要求5所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，串联的N 个NM0S晶体管中前N-1个NM0S晶体管的栅极偏置电压分别从预稳压器的N个电阻中N-1个抽 头上获得。7.如权利要求6所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述输入 电压为15V，所述驱动器产生的输出电压为5V、3.3V或2.5V。8.如权利要求5所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述稳压 管均用二极管连接的M0S晶体管实现。
【文档编号】G05F1/565GK105955385SQ201610293842
【公开日】2016年9月21日
【申请日】2016年5月5日
【发明人】乐忠明
【申请人】上海铄梵电子科技有限公司