一种双环保护低压差ldo线性稳压器的制造方法
【专利摘要】本发明公开了一种双环保护低压差LDO线性稳压器，包括：误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益；过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现过流保护功能；功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压；单位增益频率补偿网络，用于产生零点的电阻。本发明可以通过降低PMOS管临界工作点时的导通电阻来降低压降；具有过流保护作用，不再影响误差放大器的工作；具有很好的稳定性。本发明不仅有低输入输出电压差，同时在电压、温度变化时仍能稳定工作，另外还有过流保护的辅助功能。
【专利说明】
-种双环保护低压差LDO线性稳压器
技术领域
[0001] 本发明属于电学技术领域，尤其设及一种双环保护低压差LDO线性稳压器。
【背景技术】
[0002] 线性稳压器的设计技术目前比较成熟，现有大量集成化的线性稳压器模块电路， 使得线性稳压器电源电路更为简洁，使用更为方便。线性稳压器的功率管工作在线性放大 状态，为了保证输出电压有足够的稳定范围，功率管上必须有一定余量的电压降，运就使得 整个线性稳压器的功耗比较大、工作效率低，为了减小线性稳压器的功耗，提高其工作效 率，从而出现了低压差线性稳压器化DO)。在早期的LDO电路中，主要采用双极工艺，因此不 论是LDO电路的静态功耗还是输入输出电压之间的差值都较大。后来随着工艺的进步和 CMOS器件的出现，WPMOS管作为功率器件，并利用CMOS器件搭建误差放大器成为LDO电路的 主流，至此LDO电路的静态功耗最低下降到4iiAW下，输入输出电压差仅为SOmAnLDO电路的 核屯、模块是误差放大器和功率器件，它们通过一个电阻反馈网络构成了负反馈闭环系统。 但在LDO电路工作时，有时会因为输出阻抗的大范围变化导致输出电流过大，造成忍片升溫 而至烧毁。另一方面，LDO较高的输出阻抗和较大的负载电容会在输出产生一个低频极点， 若补偿不当，此极点会损害整个电路的稳定性。LDO电路可W有多种不同的补偿方案。
[0003] 传统的补偿方法多采用电容上的ESR寄生电阻产生外部零点进行频率补偿存在一 定的缺陷，例如LDO忍片的使用者必须使用忍片设计者指定大小的负载电容才能保证电路 的稳定性。
【发明内容】
[0004] 本发明的目的在于提供一种双环保护低压差LDO线性稳压器，旨在解决传统的补 偿方法多采用电容上的ESR寄生电阻产生外部零点进行频率补偿存在一定的缺陷问题。由 于依靠 ESR寄生电阻来补偿，ESR都比较大，会增加系统的输出电压的瞬态变化量，电路的瞬 态特性变差，而且由于不同材料的电容有不同的ESR电阻，选择一个有正确ES啡且值的电容 是一件困难的事。还有一点，LDO忍片的使用者必须使用忍片设计者指定大小的负载电容才 能保证电路的稳定性。所W本发明采用内部频率补偿电路进行改进。
[0005] 本发明是运样实现的，一种双环保护低压差LDO线性稳压器，所述双环保护低压差 LDO线性稳压器包括：
[0006] 误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益；
[0007] 过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管， 实现过流保护功能；
[000引功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增 益，同时保证LDO的压差为PMOS管的漏源电压；
[0009] 单位增益频率补偿网络，用于产生零点的电阻。
[0010] 上述误差放大器、过流保护电路、功率管和单位增益频率补偿网络连接如图1。
[0011] 进一步，所述误差放大器由差分输入级和增益提高级级联而成；
[0012] 第一级差分输入级，由差分输入对管和电流镜有源负载构成，用于完成双端输入 到单端输出的转换；
[0013] 第二级增益提高级，由共源极醒OS管N8和PMOS有源负载管P7组成，N8构成源极跟 随器结构。
[0014] 进一步，所述误差放大器由P7、P8、P9、P10四个PM0S晶体管和N7、N8、N9S个NM0S晶 体管组成；
[0015] P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout;
[0016] P8的漏端与P9的源端、PlO的源端相连；
[0017] P9的栅端连接到Vref，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连；
[001引PlO的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连；
[0019] N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与PlO的漏端、N8的栅端相连；
[0020] N8的栅端与N7的漏端、PlO的漏端相连，N8的漏端与Vout相连；
[0021] N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端；
[0022] P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD;
[0023] N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口 GND;
[0024] 单位增益频率补偿网络的第一端连接到节点A，第二节点连接到节点B;
[0025] 误差放大器的输出端与节点PGATE相连，误差放大器的正向端与单位增益频率补 偿网络的第一端连接到节点A;
[0026] 电阻Rl的上端与节点C相连，Rl的下端与节点D相连；
[0027] 电阻R2的上端与节点E相连；
[002引功率级出端与节点VLDO相连。
[0029] 进一步，所述过流保护电路通过PMOS晶体管Pl、P2和醒OS晶体管Nl、N2构成的比较 器，将输出电压化DO与峰值电压PGATE进行比较，经反馈电路P2-P0-N3-M-P3-P4控制功率 管，实现过流保护功能。
[0030] 进一步，所述过流保护电路由？0、？1、？2、？3、？4、？5、？6、？5八个?]?05晶体管和^、 N2、N3、M、N5、N6六个NMOS晶体管组成；
[0031] PO的栅端与P2的漏端、N2的漏端相连，PO的源端与P5的漏端相连，PO的漏端与N3的 漏端、N3的栅端、M的栅端相连；
[0032] Pl的栅端与P2的栅端相连，Pl的源端与节点D相连，Pl的漏端与P2的栅端、Pl的栅 端、Nl的漏端相连；
[0033] P2的栅端与Pl的栅端、Pl的漏端相连;P2的源端连接到节点化D0，P2的漏端与N2的 漏端、PO的栅端相连；
[0034] P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到M的漏端；
[0035] P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE;
[0036] P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到PO的源端；
[0037] P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源10的上端相连；
[003引PS的栅端连接到节点PGATE JS的漏端与节点C、P5的漏端、PO的源端相连；
[0039] Nl的栅端与N2的栅端连接到电压Vbias, Nl的漏端与Pl的漏端、Pl的栅端、P2的栅 端相连；
[0040] N2的漏端与P2的漏端、PO的栅端相连；
[0041 ] N3的栅端与M、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端 与PO的漏端、N3的栅端相连；
[0042] M的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3 的漏端；
[0043] N5的栅端与N3、M、N6的栅端相连；
[0044] N6的栅端与N3、M、N5的栅端相连；
[0045] IO的上端与P6的漏端、P6的栅端、P5的栅端相连；
[0046] ?0、？1、？2、？3、？4、？5、？6、？5的衬底和？5、？3、？4、？5、？6的源端均连接到电源电压 V孤；
[0047] Nl、N2、N3、M、N5、N6的衬底、Nl、N2、N5、N6的源端和10的下端均连接到接地端口 GND。
[004引进一步，所述功率管由PMOS晶体管P0W、电阻R2、R3、电容化组成；
[0049] POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节 点VLDO;
[0050] R3的下端与接地端口 GN时目连；
[0化1 ] 化的上端连接到节点VLD0,下端连接到接地端口 GND。
[0052]进一步，所述单位增益频率补偿网络通过PMOS管P14和电容CO串联，利用产生的低 频零点抵消低频次极点。
[0化3] 进一步，所述单位增益频率补偿网络由口11、口12、口13、口14四个口]\?)5晶体管和^0、 Nll两个NMOS晶体管W及电容CO组成；
[0化4] Pll的栅端连接Vb, Pll的漏端与P12、P13的源端相连；
[0055] P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接NlO的漏端；
[0化6] P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11 的漏端相连；
[0057] P14的源端与Nll的漏端、输出端VO相连，P14的漏端与P13的栅端、电容CO的上端相 连；
[005引 Nl 0的栅端与Nl 0的漏端、Nl 1的栅端相连；
[0059] Nll的漏端连接到节点A;
[0060] P11、P12、P13、P14的衬底和Pll的源端与电源电压VDD相连；
[0061 ] Nl 0、Nl 1的衬底、Nl 0、Nl 1的源端、P14的栅端、电容CO的下端连接到接地端口 GND。
[0062] 本发明提供的双环保护低压差LDO线性稳压器，提供一种低压差、具有双环保护 (过流保护和频率补偿）的高稳定性线性稳压器。先进性表现在:输出和输入电压的电压差 表征了使输出电压稳定的最小输入电压，低压差可W提高LDO的电流效率;过流保护电路阻 止了由于电流过大而造成忍片烧毁的发生，延长了忍片的使用时间；频率补偿网络保证了 LDO的稳定性和环路增益带宽不变。本发明的有益之处在于：
[0063] 1、具有低压降
[0064] 在本发明LDO线性稳压器中，功率管POW选取的是PMOS晶体管。对于线性稳压器而 言，功率管可W分为双极型器件和MOS器件，双极型器件当电压给定时，它能提供大的输出 电流，但却需要很大的静态电流，而MOS器件是电压控制型器件，所W静态电流很小。
[0065] 采用PMOS晶体管，压降即为PMOS管的饱和压降Vdast,饱和压降等于输出电流与 PMOS管的导通电阻乘积，因此，可W通过降低PMOS管临界工作点时的导通电阻来降低压降。
[0066] 2、具有过流保护作用
[0067] 在本发明LDO线性稳压器中，由图3当输出电流IO过大时，敏感电阻上的压降大于 VLD0,比较器输出为低电位，即V2是低电位，PO管导通，P5管和P6管构成了电流镜，P5管复制 了电流源IO电流，N3管至N6管导通，构成了有源负载。因为P3管采用二极管连接，等效为有 源电阻，当M管和N6管导通后，P3管的栅极电压下降，P4管导通，将PGATE处的电位升高，即 功率管的栅极电压升高，流过功率管的电流降低，输出电流降低，使输出电流IO处于正常工 作范围。当IO处于正常范围时，比较器的输出是高电平，将PO管关断，过流保护电路不再影 响误差放大器的工作。
[0068] 3、具有好的稳定性
[0069] 在本发明LDO线性稳压器中，单位增益频率补偿网络是由差分放大器输出端和反 向输入端短接而成的单位增益负反馈结构，负反馈环路由一个串联电阻和电容构成的分压 电路，由图5,单位增益频率补偿网络(UGCC)中用来产生零点的电阻由MOS管P14来实现。由 于P14管的漏端连接到电容CO和P13的栅端，故不存在电流通路使得P14管的漏源电流为0， 运就强迫P14管工作在深度线性区。
[0070] 由图4，UGCC可W产生一个零点，即：
[0071]
[0072] 通过设定UGCC的电阻和电容值，使得产生的零点在较低的频率，和LDO中的低频次 极点相互抵消，增加电路的相位裕度，从而保证环路的稳定性。
[0073] 4、误差放大器由差分输入级和增益提高级级联而成，第一级差分输入级由差分输 入对管和电流镜有源负载构成，完成了双端输入到单端输出的转换;第二级增益提高级由 共源极NMOS管N8和PMOS有源负载管P7组成，N8构成源极跟随器结构，为输出提供了高增益， 同时降低了误差放大器的输出阻抗，改善了误差放大器输出端的极点频率，有利于LDO电路 的稳定输出。
[0074] 5、功率管POW，反馈电阻网络(R2和R3 )、片外负载电容化构成了 LDO电路的功率级， 功率管采用PMOS晶体管的共源极放大器结构实现，从而为LDO环路提供足够的增益，同时保 证LDO的压差为PMOS管的漏源电压VDS。
[0075] 6、过流保护电路和单位增益频率补偿网络化GCC)作为辅助电路，提高了 LDO的稳 定性。过流保护电路主要是通过PMOS晶体管P1、P2和NMOS晶体管N1、N2构成的比较器，将输 出电压化DO与峰值电压PGATE进行比较，从而经反馈电路P2-P0-N3-N4-P3-P4控制功率管 POW，W实现过流保护功能;UGCC模块电路通过PMOS管P14和电容CO串联，利用产生的低频零 点抵消低频次极点，使增益交点左移，相位裕度增加，提高电路的工作稳定性。
[0076] 由此可见，本发明的LDO线性稳压器不仅有低输入输出电压差，同时在电压、溫度 变化时仍能稳定工作，另外还有过流保护的辅助功能。
【附图说明】
[0077] 图1是本发明实施例提供的双环保护低压差LDO线性稳压器电路框图。
[0078] 图2是本发明实施例提供的双环保护低压差LDO线性稳压器结构示意图。
[0079] 图3是本发明实施例提供的误差放大器的电路图。
[0080] 图4是本发明实施例提供的LDO线性稳压器的电路图。
[0081] 图5是本发明实施例提供的单位增益频率补偿网络的电路图。
【具体实施方式】
[0082] 为了使本发明的目的、技术方案及优点更加清楚明白，W下结合实施例，对本发明 进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用W解释本发明，并不用于 限定本发明。
[0083] 本发明的稳压器是在传统的LDO线性稳压器的基础上，加入了过流保护电路和频 率补偿电路，从而电路工作更加安全稳定。
[0084] 下面结合附图对本发明的应用原理作详细的描述。
[0085] 如图2所示，本发明实施例的LDO线性稳压器，其由误差放大器、过流保护电路、功 率管和单位增益频率补偿网络组成。
[0086] 误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益。
[0087] 过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管， 实现过流保护功能。
[0088] 功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增 益，同时保证LDO的压差为PMOS管的漏源电压。
[0089] 单位增益频率补偿网络，用于产生零点的电阻。
[0090] -、误差放大器
[0091] 由图3,误差放大器主要由P7、P8、P9、P10四个PM0S晶体管和N7、N8、N9S个醒0S晶 体管组成：
[0092] P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout。
[0093] P8的漏端与P9的源端、PlO的源端相连。
[0094] P9的栅端连接到化ef，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连。
[0095] PlO的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连。
[0096] N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与PlO的漏端、N8的栅端相连。
[0097] N8的栅端与N7的漏端、PlO的漏端相连，N8的漏端与Vout相连。
[0098] N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端。
[0099] 所述P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD。
[0100] 所述N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口 GND。
[0101] 图3是误差放大器的电路图。由图3,误差放大器由差分输入级和增益提高级级联 而成，第一级差分输入级由差分输入对管和电流镜有源负载构成，完成了双端输入到单端 输出的转换;第二级增益提高级由共源极醒OS管N8和PMOS有源负载管P7组成，N8构成源极 跟随器结构，为输出提供了高增益，同时降低了误差放大器的输出阻抗，改善了误差放大器 输出端的极点频率，有利于LD O电路的稳定输出。
[0102] 二、过流保护电路
[0103] 由图4,过流保护电路主要由口0、口1、口2、口3、口4、口5、口6、口5八个口]\?)5晶体管和化、肥、 N3、M、N5、N6六个NMOS晶体管组成。
[0104] PO的栅端与P2的漏端、N2的漏端相连，PO的源端与P5的漏端相连，PO的漏端与N3的 漏端、N3的栅端、M的栅端相连。
[0105] Pl的栅端与P2的栅端相连，Pl的源端与节点D相连，Pl的漏端与P2的栅端、Pl的栅 端、Nl的漏端相连。
[0106] P2的栅端与Pl的栅端、Pl的漏端相连;P2的源端连接到节点化D0，P2的漏端与N2的 漏端、PO的栅端相连。
[0107] P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到M的漏端。
[010引P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE。
[0109] P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到PO的源端。
[0110] P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源10的上端相连。
[0W] PS的栅端连接到节点PGATE JS的漏端与节点C、P5的漏端、PO的源端相连。
[0112] Nl的栅端与N2的栅端连接到电压Vbias, Nl的漏端与Pl的漏端、Pl的栅端、P2的栅 端相连。
[0113] N2的漏端与P2的漏端、PO的栅端相连。
[0114] N3的栅端与M、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端 与PO的漏端、N3的栅端相连。
[0115] M的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3 的漏端。
[0116] N5的栅端与N3、M、N6的栅端相连。
[0117] N6的栅端与N3、M、N5的栅端相连。
[011引10的上端与P6的漏端、P6的栅端、P5的栅端相连。
[0119] 前述?0、？1、？2、？3、？4、？5、？6、1^的衬底和?5、？3、？4、？5、？6的源端均连接到电源电 压 VDD。
[0120] 前述N1、N2、N3、M、N5、N6的衬底、N1、N2、N5、N6的源端和I0的下端均连接到接地端 日 GND。
[0121] 过流保护电路主要是通过PMOS晶体管Pl、P2和NMOS晶体管Nl、N2构成的比较器，将 输出电压VLDO与峰值电压PGATE进行比较，从而经反馈电路P2-P0-N3-N4-P3-P4控制功率管 P0W，W实现过流保护功能。
[0122] S、功率管
[0123] 由图4，功率管主要由PMOS晶体管P0W、电阻R2、R3、电容化组成。
[0124] POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节 点化DO。
[0125] R3的下端与接地端口 GND相连。
[0126] 化的上端连接到节点VLDO，下端连接到接地端口 GND。
[0127] 如图4,功率管采用PMOS晶体管的共源极放大器结构实现，从而为LDO环路提供足 够的增益，同时保证LDO的压差为PMOS管的漏源电压VDS。
[0128]四、单位增益频率补偿网络
[01巧]由图5,单位增益频率补偿网络主要由口11、口12、口13、口14四个口]?05晶体管和^0、 Nll两个NMOS晶体管W及电容CO组成。
[0130] Pll的栅端连接Vb, Pll的漏端与P12、P13的源端相连。
[0131] P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接NlO的漏端。
[0132] P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11 的漏端相连。
[0133] P14的源端与Nll的漏端、输出端VO相连，P14的漏端与P13的栅端、电容CO的上端相 连。
[0134] Nl 0的栅端与Nl 0的漏端、Nl 1的栅端相连。
[01巧]Nll的漏端连接到节点A。
[0136] 前述的？11、？12、？13、？14的衬底和?11的源端与电源电压￥00相连。
[0137] 前述的N10、N11的衬底、N10、N11的源端、P14的栅端、电容CO的下端连接到接地端 日 GND。
[013引通过MOS管P14和电容CO串联，产生的低频零点抵消低频次极点，如下式：
[0139] …
[0140] (2)
[0141] A^rEA
[0142] 使增益交点左移，相位裕度增加，电路工作稳定性提高，抑制了由于输出阻抗变化 引起电压变化的震荡。
[0143] 由此可见，本发明的LDO线性稳压器不仅有低输入输出电压差，同时在电压、溫度 变化时仍能稳定工作，另外还有过流保护的辅助功能。
[0144] W上所述仅为本发明的较佳实施例而已，并不用W限制本发明，凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种双环保护低压差LDO线性稳压器，其特征在于，所述双环保护低压差LDO线性稳 压器包括： 误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益； 过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现 过流保护功能； 功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益， 同时保证LDO的压差为PMOS管的漏源电压； 单位增益频率补偿网络，用于产生零点的电阻。2. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述误差放大器 由差分输入级和增益提高级级联而成； 第一级差分输入级，由差分输入对管和电流镜有源负载构成，用于完成双端输入到单 端输出的转换； 第二级增益提高级，由共源极匪OS管N8和PMOS有源负载管P7组成，N8构成源极跟随器 结构。3. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述误差放大器 由卩7、？8、？9、？10四个?]?05晶体管和阶、呢、_三个匪05晶体管组成 ； P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout; P8的漏端与P9的源端、PlO的源端相连； P9的栅端连接到Vr ef，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连； PI 〇的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连； N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与PlO的漏端、N8的栅端相连； N8的栅端与N7的漏端、P10的漏端相连，N8的漏端与Vout相连； N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端； P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD; N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口 GND; 单位增益频率补偿网络的第一端连接到节点A，第二节点连接到节点B; 误差放大器的输出端与节点PGATE相连，误差放大器的正向端与单位增益频率补偿网 络的第一端连接到节点A; 电阻Rl的上端与节点C相连，Rl的下端与节点D相连； 电阻R2的上端与节点E相连； 功率管输出端与节点VLDO相连。4. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述过流保护电 路通过PMOS晶体管PI、P2和NMOS晶体管NI、N2构成的比较器，将输出电压VLDO与峰值电压 PGATE进行比较，经反馈电路P2-P0-N3-N4-P3-P4控制功率管，实现过流保护功能。5. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述过流保护电 路由？0、？1、？2、？3、？4、？5、？6、？5八个卩]\?)3晶体管和附、呢、吧、财、阳、啪六个匪03晶体管组 成； P 〇的栅端与P 2的漏端、N 2的漏端相连，P 0的源端与P 5的漏端相连，P 0的漏端与N 3的漏 端、N3的栅端、M的栅端相连； Pl的栅端与P2的栅端相连，Pl的源端与节点D相连，Pl的漏端与P2的栅端、Pl的栅端、NI 的漏端相连； P2的栅端与P1的栅端、P1的漏端相连;P2的源端连接到节点VLDO，P2的漏端与N2的漏 端、PO的栅端相连； P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到M的漏端； P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE; P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到PO的源端； P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源10的上端相连； PS的栅端连接到节点PGATE，PS的漏端与节点C、P5的漏端、PO的源端相连； Nl的栅端与N2的栅端连接到电压Vbias，Nl的漏端与Pl的漏端、Pl的栅端、P2的栅端相 连； N2的漏端与P2的漏端、PO的栅端相连； N3的栅端与N4、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端与PO 的漏端、N3的栅端相连； N4的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3的漏 端； N5的栅端与N3、M、N6的栅端相连； N6的栅端与N3、M、N5的栅端相连； 10的上端与P6的漏端、P6的栅端、P5的栅端相连； ?0、？1、？2、？3、？4、？5、？6、？3的衬底和?3、？3、？4、？5、？6的源端均连接到电源电压￥00; 附、吧川3、财、阳、呢的衬底、附、吧、阳、呢的源端和10的下端均连接到接地端口6勵。6. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述功率管由 PMOS晶体管POW、电阻R2、R3、电容CL组成； POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节点 VLDO ； R3的下端与接地端口 GND相连； CL的上端连接到节点VLDO，下端连接到接地端口 GND。7. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述单位增益频 率补偿网络通过PMOS管P14和电容CO串联，利用产生的低频零点抵消低频次极点。8. 如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述单位增益频 率补偿网络由？11、？12、？13、？14四个?]?03晶体管和价0、附1两个匪03晶体管以及电容0)组 成； Pll的栅端连接Vb，Pll的漏端与P12、P13的源端相连； P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接Nl 0的漏端； P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11的漏 端相连； P14的源端与Nll的漏端、输出端VO相连，P14的漏端与P13的栅端、电容CO的上端相连； NlO的栅端与NlO的漏端、Nll的栅端相连； Nll的漏端连接到节点A; ?11112、？13、？14的衬底和？11的源端与电源电压￥00相连； NlO、N11的衬底、NlO、N11的源端、P14的栅端、电容CO的下端连接到接地端口 GND。
【文档编号】G05F1/565GK105955387SQ201610316828
【公开日】2016年9月21日
【申请日】2016年5月12日
【发明人】李娅妮, 王旭, 朱樟明, 杨银堂, 孙亚东
【申请人】西安电子科技大学