数字电路的电源电路及集成电路芯片的制作方法

本实用新型涉及电路技术领域，尤其涉及一种数字电路的电源电路及集成电路芯片。

背景技术：

随着集成电路生产工艺的发展，数字电路的工作电压由最初的与模拟电路工作电压相等，慢慢的发展成为低于模拟电路工作电压，而且差距越来越大。因此，需要在芯片内部集成低压差线性稳压器(Low Dropout Regulator，简称LDO)，为数字电路提供电源。

相关技术中，数字电路的电源架构通常包括基准模块和LDO，基准模块用于提供基准电压，LDO用于输出工作电压。由于数字电路需要一直供电，所以该架构下，即便是在休眠模式下，基准模块和LDO也需要一直工作，而这两模块的静态工作电流在普通的设计下需要20μA左右，优秀的设计也需要1～2μA，因此，电路的休眠电流难以降低。同时，在各种工艺角温度下，LDO输出的电压比较稳定，因此，在ff工艺角，或高温条件下，数字电路的休眠电流会显著增加。

技术实现要素：

本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本实用新型的第一个目的在于提出一种数字电路的电源电路，休眠电压模块输出数字电路休眠模式下所需的休眠电压，工作电压模块输出数字电路工作模式下所需的工作电压，驱动模块驱动工作电压模块在非工作状态和工作状态之间切换，以使数字电路的电压在休眠电压和工作电压之间切换，数字电路休眠模式下，由休眠电压模块为其提供休眠电压，可降低电路的休眠电流，同时，也可降低数字电路休眠模式下在ff工艺角，或者高温条件下电路的休眠电流。

本实用新型的第二个目的在于提出一种集成电路芯片。

为达上述目的，本实用新型的第一方面实施例提出了一种数字电路的电源电路，包括：

数字电路；

休眠电压模块，与所述数字电路连接，用于输出所述数字电路休眠模式下所需的休眠电压；

工作电压模块，与所述数字电路连接，用于输出所述数字电路工作模式下所需的工作电压，所述工作电压高于所述休眠电压；

驱动模块，与所述工作电压模块连接，用于驱动所述工作电压模块在非工作状态和工作状态之间切换，以使所述数字电路的电压在所述休眠电压和所述工作电压之间切换。

根据本实用新型提出的数字电路的电源电路，休眠电压模块，与数字电路连接，用于输出数字电路休眠模式下所需的休眠电压；工作电压模块，与数字电路连接，用于输出数字电路工作模式下所需的工作电压，工作电压高于休眠电压；驱动模块，与工作电压模块连接，用于驱动工作电压模块在非工作状态和工作状态之间切换，以使数字电路的电压在休眠电压和工作电压之间切换。数字电路休眠模式下由休眠电压模块为其提供休眠电压，可降低电路的休眠电流，同时，也可降低数字电路休眠模式下在ff工艺角，或者高温条件下电路的休眠电流。

根据本实用新型的一个实施例，所述驱动模块包括：第一驱动单元，分别与所述工作电压模块和所述数字电路连接，用于在所述数字电路需要由工作模式切换至休眠模式时，驱动所述工作电压模块切换至非工作状态，并驱动所述数字电路由工作模式切换至休眠模式；第二驱动单元，分别与所述工作电压模块和所述数字电路连接，用于在所述数字电路需要由休眠模式切换至工作模式时，驱动所述工作电压模块切换至工作状态，并在所述数字电路的电压稳定在所述工作电压时，驱动所述数字电路由休眠模式切换至工作模式。

根据本实用新型的一个实施例，所述休眠电压模块包括：基准电压模块，用于提供第一基准电压；第一晶体管，所述第一晶体管的控制端与所述基准电压模块连接，所述第一晶体管的第一端与第一直流电源连接，所述第一晶体管的第二端与所述数字电路连接。

根据本实用新型的一个实施例，所述基准电压模块包括：电阻，所述电阻的第一端分别与所述第一直流电源和所述第一晶体管的控制端连接；分压模块，所述分压模块的第一端与所述第一晶体管的控制端连接，所述分压模块的第二端接地。

根据本实用新型的一个实施例，所述分压模块包括：第二晶体管，所述第二晶体管的控制端和第一端分别与所述第一晶体管的控制端连接；第三晶体管，所述第三晶体管的第一端与所述第二晶体管的第二端连接；第四晶体管，所述第四晶体管的控制端和第一端分别与所述第三晶体管的控制端和第二端连接，所述第四晶体管的第二端接地。

根据本实用新型的一个实施例，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为金属氧化物半导体场效应晶体管。

根据本实用新型的一个实施例，所述第一晶体管、所述第二晶体管和所述第四晶体管的极性相同，所述第一晶体管和所述第三晶体管的极性相反。

根据本实用新型的一个实施例，所述第一晶体管为N型金属氧化物半导体场效应晶体管，所述第三晶体管为P型金属氧化物半导体场效应晶体管。

根据本实用新型的一个实施例，所述工作电压模块包括：基准模块，用于提供第二基准电压；低压差线性稳压器，分别与所述基准模块和所述数字电路连接，用于输出所述工作电压。

为达上述目的，本实用新型的第二方面实施例提出了一种集成电路芯片，包括：如本实用新型的第一方面实施例所述的数字电路的电源电路。

附图说明

图1是相关技术中数字电路的电源电路的拓扑图；

图2是根据本实用新型一个实施例的数字电路的电源电路的拓扑图；

图3是根据本实用新型一个实施例的驱动模块的工作原理图；

图4是根据本实用新型一个实施例的集成电路芯片的结构图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

下面结合附图来描述本实用新型实施例的数字电路的电源电路及集成电路芯片。

图1是相关技术中数字电路的电源电路的拓扑图，如图1所示，相关技术中，电源电路包括：数字电路11；基准模块24，用于提供基准电压；LDO 25，用于为数字电路11提供工作电压。由于数字电路11需要一直供电，所以即便是在休眠模式下，基准模块24和LDO 25也需要一直工作，而这两模块的静态工作电流在普通的设计下需要20μA左右，优秀的设计也需要1～2μA，因此，电路的休眠电流难以降低。同时，在各种工艺角温度下，LDO 25输出的电压比较稳定，因此，在ff工艺角，或高温条件下，数字电路11的休眠电流会显著增加。

图2是根据本实用新型一个实施例的数字电路的电源电路的拓扑图，如图2所示，该数字电路的电源电路包括：

数字电路11；

休眠电压模块12，与数字电路11连接，用于输出数字电路11休眠模式下所需的休眠电压VDDD_sleep；

工作电压模块13，与数字电路11连接，用于输出数字电路11工作模式下所需的工作电压VDDD_active，工作电压VDDD_active高于休眠电压VDDD_sleep；

驱动模块14，与工作电压模块13连接，用于驱动工作电压模块13在非工作状态和工作状态之间切换，以使数字电路11的电压在休眠电压VDDD_sleep和工作电压VDDD_active之间切换。

本实用新型实施例中，当数字电路11需要由工作模式切换为休眠模式时，驱动模块14驱动工作电压模块13由工作状态切换为非工作状态，此时，数字电路11的电压VDDD缓慢下降至由休眠电压模块12为其提供的休眠电压VDDD_sleep，则休眠模式下，数字电路11的电压VDDD＝VDDD_sleep，可降低电路的休眠电流，同时，也可降低数字电路11休眠模式下在ff工艺角，或者高温条件下电路的休眠电流；当外部或内部条件触发，数字电路11需要由休眠模式切换至工作模式时，驱动模块14驱动工作电压模块13由非工作状态切换为工作状态，此时，数字电路11的电压VDDD上升至由工作电压模块13为其提供的工作电压VDDD_active，VDDD稳定在VDDD_active后，数字电路11由休眠模式进入工作模式。其中，VDDD_active＞VDDD_sleep，根据集成电路工艺技术，VDDD_sleep低于VDDD_active 20％以上。

根据本实用新型提出的数字电路的电源电路，休眠电压模块，与数字电路连接，用于输出数字电路休眠模式下所需的休眠电压；工作电压模块，与数字电路连接，用于输出数字电路工作模式下所需的工作电压，工作电压高于休眠电压；驱动模块，与工作电压模块连接，用于驱动工作电压模块在非工作状态和工作状态之间切换，以使数字电路的电压在休眠电压和工作电压之间切换。数字电路休眠模式下由休眠电压模块为其提供休眠电压，可降低电路的休眠电流，同时，也可降低数字电路休眠模式下在ff工艺角，或者高温条件下电路的休眠电流。

进一步的，如图2所示，驱动模块14具体可包括：

第一驱动单元21，分别与工作电压模块13和数字电路11连接，用于在数字电路11需要由工作模式切换至休眠模式时，驱动工作电压模块13切换至非工作状态，并驱动数字电路11由工作模式切换至休眠模式。

第二驱动单元22，分别与工作电压模块13和数字电路11连接，用于在数字电路11需要由休眠模式切换至工作模式时，驱动工作电压模块13切换至工作状态，并在数字电路11的电压VDDD稳定在工作电压VDDD_active时，驱动数字电路11由休眠模式切换至工作模式。

本实用新型实施例中，第一驱动单元21及第二驱动单元22的工作原理如图3所示：

(1)在数字电路11需要由工作模式切换至休眠模式时，第一驱动单元21驱动工作电压模块13切换至非工作状态，并驱动数字电路11由工作模式切换至休眠模式，此时，数字电路11的电压VDDD缓慢下降至由休眠电压模块12为其提供的休眠电压VDDD_sleep。

(2)休眠模式下，数字电路11的电压VDDD＝VDDD_sleep，可降低电路的休眠电流，同时，也可降低数字电路11休眠模式下在ff工艺角，或者高温条件下电路的休眠电流。

(3)在数字电路11需要由休眠模式切换至工作模式时，第二驱动单元22驱动工作电压模块13切换至工作状态，此时，数字电路11的电压VDDD上升至由工作电压模块13为其提供的工作电压VDDD_active，在数字电路11的电压VDDD稳定在工作电压VDDD_active时，第二驱动单元22驱动数字电路11由休眠模式切换至工作模式。

进一步的，如图2所示，休眠电压模块12具体可包括：

基准电压模块23，用于提供第一基准电压；

第一晶体管hv_nmos2，第一晶体管hv_nmos2的控制端与基准电压模块23连接，第一晶体管hv_nmos2的第一端与第一直流电源VCC连接，第一晶体管hv_nmos2的第二端与数字电路11连接。

本实用新型实施例中，第一晶体管hv_nmos2可为金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管)，具体可为N型MOS管，其控制端为MOS管栅极，第一端为MOS管漏极，第二端为MOS管源极。作为一种可行的实施方式，hv_nmos2具体可为高压功率器件，可用于为数字电路11提供休眠电压VDDD_sleep。

进一步的，如图2所示，基准电压模块23具体可包括：

电阻R，电阻R的第一端分别与第一直流电源VCC和第一晶体管hv_nmos2的控制端连接；

分压模块31，分压模块31的第一端与第一晶体管hv_nmos2的控制端23连接，分压模块的第二端接地。

进一步的，如图2所示，分压模块31具体可包括：

第二晶体管hv_nmos1，第二晶体管hv_nmos1的控制端和第一端分别与第一晶体管hv_nmos2的控制端连接。

本实用新型实施例中，第二晶体管hv_nmos1可为MOS管，具体可与第一晶体管hv_nmos2的极性相同，即为N型MOS管，其控制端为MOS管的栅极，第一端为MOS管的漏极，第二端为MOS管的源极。作为一种可行的实施方式，hv_nmos1具体可为高压MOS管。

第三晶体管lv_pmos，第三晶体管lv_pmos的第一端与第二晶体管hv_nmos1的第二端连接。

本实用新型实施例中，第三晶体管lv_pmos可为MOS管，具体可与第一晶体管hv_nmos2的极性相反，即为P型MOS管，其控制端为MOS管的栅极，第一端为MOS管源极，第二端为MOS管漏极。作为一种可行的实施方式，lv_pmos具体可为低压MOS管。

第四晶体管lv_nmos，第四晶体管lv_nmos的控制端和第一端分别与第三晶体管lv_pmos的控制端和第二端连接，第四晶体管lv_pmos的第二端接地。

本实用新型实施例中，第四晶体管lv_nmos可为MOS管，具体可与第一晶体管hv_nmos2的极性相同，即为N型MOS管，其控制端为MOS管的栅极，第一端为MOS管的漏极，第二端为MOS管的源极。作为一种可行的实施方式，lv_nmos具体可为低压MOS管。

进一步的，如图2所示，工作电压模块13具体可包括：

基准模块24，用于提供第二基准电压；

低压差线性稳压器LDO25，分别与基准模块24和数字电路11连接，用于输出工作电压。

下面介绍本实用新型实施例的电源电路的工作原理。

数字电路11在工作模式下对电源电压VDDD的精度要求比较高，误差需求小于10％；而在休眠模式下，数字电路11处于静态模式或者部分逻辑在超低频率时钟下工作，其电源电压VDDD在数字逻辑器件低压P型MOS管和N型MOS管的阈值电压之和附近即可，即VDDD在第三晶体管lv_pmos及第四晶体管lv_nmos的阈值电压之和附近即可，即VDDD≈vth_lv_pmos+vth_lv_nmos，其中，vth_lv_pmos为第三晶体管lv_pmos的阈值电压，vth_lv_nmos为第四晶体管lv_nmos的阈值电压。

基于上述理论，本实施例的电源电路的工作原理如下：

(1)工作模式下，数字电路11的电源电压VDDD由工作电压模块13提供，具体由基准模块24提供基准电压，由LDO 25为数字电路11提供工作电压VDDD_active。

(2)休眠模式下，数字电路11的电源电压VDDD由休眠电压模块12提供，具体由第一晶体管hv_nmos2提供休眠电压VDDD_sleep。

休眠模式下需要VDDD＝VDDD_sleep≈vth_lv_pmos+vth_lv_nmos，可通过以下方式实现：

通过调节第二晶体管hv_nmos1、第三晶体管lv_pmos和第四晶体管lv_nmos的器件尺寸，使得基准电压模块23的电流在50nA左右，且第一晶体管hv_nmos2的栅压Vgate＝vth_lv_pmos+vth_lv_nmos+vth_hv_nmos1，其中，vth_hv_nmos1为第二晶体管hv_nmos1的阈值电压。第一晶体管hv_nmos2输出的休眠电压VDDD_sleep＝Vgate-Vgs(hv_nmos2)，其中，Vgs(hv_nmos2)为hv_nmos2的栅源电压。通过调节hv_nmos2的器件尺寸，使得其Vgs≈vth_hv_nmos2，其中，vth_hv_nmos2为第一晶体管hv_nmos2的阈值电压，而vth_hv_nmos2与vth_hv_nmos1接近，则hv_nmos2输出的电压即为VDDD_sleep≈vth_lv_pmos+vth_lv_nmos。

在休眠模式下，电路的休眠电流可降低至50nA，同时，在ff工艺角下，或高温条件下，VDDD将下降，能够降低数字电路的休眠电流。

根据本实用新型提出的数字电路的电源电路，休眠电压模块，与数字电路连接，用于输出数字电路休眠模式下所需的休眠电压；工作电压模块，与数字电路连接，用于输出数字电路工作模式下所需的工作电压，工作电压高于休眠电压；驱动模块，与工作电压模块连接，用于驱动工作电压模块在非工作状态和工作状态之间切换，以使数字电路的电压在休眠电压和工作电压之间切换。数字电路休眠模式下由休眠电压模块为其提供休眠电压，可降低电路的休眠电流，同时，也可降低数字电路休眠模式下在ff工艺角，或者高温条件下电路的休眠电流。

为实现上述实施例，本实用新型还提出了一种集成电路芯片40，如图4所示，包括：如上述实施例所示的数字电路的电源电路41。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。