电子战侦收设备采样处理板的制作方法

1.本实用新型涉及电子战侦收设备的信号处理技术领域，特别是涉及一种电子战侦收设备采样处理板。


背景技术：

2.采样处理板主要用于电子侦收设备的接收处理模块，其主要功能是采样变频组件输出的中频信号，是对截获的雷达信号进行参数和相位测量，最终实现对目标雷达信号的监测和跟踪。随着应用场景和使用条件越来越苛刻，对采样处理板体积、重量和功耗的要求也越来越高。现有的采样处理板的体积、重量和功耗已经不能满足现有客户的使用要求。


技术实现要素：

3.本实用新型所要解决的技术问题是：为了克服现有技术中采样处理板体积、重量和功耗的不足，本实用新型提供一种电子战侦收设备采样处理板。
4.本实用新型解决其技术问题所要采用的技术方案是：一种电子战侦收设备采样处理板，包括adc模数转换模块、fpga处理模块、dsp处理模块以及时钟模块，其中，
5.adc模数转换模块，用于采集来自微波变频组件的三路中频模拟信号，转化为数字信号并发送至fpga处理模块；
6.fpga处理模块，用于对adc模数转换模块转换后的数字信号进行数字变频、数字滤波以及fft变换处理，形成脉冲描述字pdw；
7.dsp处理模块，用于接收来自fpga处理模块的脉冲描述字pdw，通过算法进行信号分选，并将分选结果送出至显示控制模块；此处用于信号分选的算法采用直方图和pri变换等算法中的一种或多种进行信号分选，根据具体的使用要求、数据精度等进行选择。
8.时钟模块，用于为adc模数转换模块、fpga处理模块、dsp处理模块、dsp存储控制器以及dsp网络控制器提供时钟信号。
9.进一步，所述adc模数转换模块包括两片双通道adc芯片以及三路中频信号输入接口，其中，一片adc芯片的两个通道分别与两路中频信号输入接口连接；另一片adc芯片的一个通道与一路中频信号输入接口连接，另一通道备用。
10.进一步，所述adc芯片型号为ad9689，三路中频信号输入接口采用smp连接器，三路中频信号输入接口采用smp连接器，分别用于输入微波变频组件的三路中频模拟信号，smp连接器布置在印制板边缘，与微波前端模块直接对插连接；所述ad9689输出采用jesd204b高速串行接口。
11.进一步，所述fpga处理模块包括fpga芯片、nor flash程序配置芯片、micro sd卡插座、控制信号和供电电源插座、wifi通讯模块的spi接口、电源监测的rs232串口、北斗导航模块的rs232串口、伺服设备的rs422串口以及jtag接口，其中，nor flash程序配置芯片、micro sd卡插座、控制信号和供电电源插座、wifi通讯模块的spi接口、电源监测的rs232串口、北斗导航模块的rs232串口、伺服设备的rs422串口以及jtag接口均与fpga芯片连接；
fpga芯片通过spi控制接口配置adc芯片的工作状态。
12.进一步，所述控制信号和供电电源插座采用1个37芯j70a插座；所述电源监测的rs232串口、北斗导航模块的rs232串口和伺服设备的rs422串口的信号采用1个21芯的j70a插座引出。
13.进一步，所述dsp处理模块包括dsp芯片，dsp芯片通过spi接口与nor flash程序和数据存储芯片连接；dsp芯片外接ddr3存储器用于程序运行；dsp芯片通过sgmii接口直接连接到千兆网通讯模块实现千兆网通讯功能；dsp芯片通过jtag接口进行芯片内部测试；dsp芯片还通过upp接口、16路gpio端口和spiclk端口与fpga相连，upp接口用于fpga芯片和dsp芯片间的数据传输；16路gpio端口和spiclk包含了2个uart串口和1个spi接口，dsp芯片通过fpga芯片扩展后与2个uart串口和1个spi接口连接。
14.进一步，所述时钟模块包括一个时钟分配电路clock distribution和一个时钟产生电路clk gen，所述时钟分配电路根据输入的参考时钟产生2组符合adc芯片要求的采样时钟clk和同步信号sysref，同时产生2路fpga gth收发器的参考时钟；所述时钟产生电路通过板载晶振产生1路fpga逻辑时钟、1路dsp系统时钟、1路dsp存储控制器时钟和1路dsp网络控制器时钟。
15.进一步，为了给采样处理板上的各个模块提供合适的工作电源，还包括dc/dc电源模块，所述dc/dc电源模块为采样处理板提供需要的直流电源。
16.进一步，所述采样处理板的尺寸为125mm
×
80mm；采样处理板上接插件安装区域的布线空间为20mm
×
80mm；采样处理板上除了垂直安装的接插件区域外，其余部分高度不超过16mm；重量小于100g。
17.进一步，所述采样处理板加载数字信道化程序和信号分选程序的功耗小于40w。
18.本实用新型的有益效果是：
19.与现有的电子侦收设备的结构相比在芯片选型和pcb板的设计上采用了集成化设计，体积小，重量轻，通用性强，可用于海陆空天各种平台的电子战侦收系统。
附图说明
20.下面结合附图和实施例对本实用新型作进一步说明。
21.图1是本实用新型采样处理板的原理示意图。
具体实施方式
22.现在结合附图对本实用新型作详细的说明。此图为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
23.如图1所示，本实用新型的一种电子战侦收设备采样处理板，涉及一种小型化的采样处理板的硬件设计，属于电子战侦收设备的信号处理领域。
24.以某电子战侦收设备技术指标为例进行采样处理板的具体结构介绍。
25.某电子战侦收设备技术指标如下：
26.1.功能
27.对雷达信号进行监测；
28.对截获的雷达信号进行参数和相位测量；
29.对截获的雷达信号进行脉内参数的测量；
30.对目标雷达信号进行跟踪测量；
31.对雷达原始信号进行数据采集、录取、存储。
32.2.技术指标
33.1)工作频段：1.3ghz～2.3ghz；
34.2)接收机灵敏度：
‑
75dbm。(微波前端噪声系数小于8db，增益40dbc)
35.3)频率测量精度：1mhz(r.m.s)；
36.4)相位测量精度：5
°
(r.m.s)；
37.5)瞬时动态：大于45dbc；
38.6)同时到达信号能力：大于35dbc；
39.7)脉冲宽度测量范围：0.1μs～2000μs；
40.8)脉冲重复周期测量范围：3μs～30000μs。
41.采样处理板根据上述技术要求，包括dsp处理模块、adc模数转换模块、fpga处理模块、时钟模块和接口模块，下面针对每个模块进行介绍。
42.1.adc模数转换模块设计
43.adc芯片选用adi公司的ad9689。ad9689是一款双通道、14位、2.6gsps模数转换器，该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。ad9689针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。ad9689输出采用jesd204b高速串行接口并支持多器件同步。采样处理板使用2片ad9689，一片使用2个通道，一片使用1个通道，同时对三路输入中频信号采样。
44.2.fpga设计
45.fpga芯片选用xilinx公司的xcku060。xcku060是20nm ultrascale架构的fpga产品，具有多达60万个逻辑单元、2760个优化的dsp slice、38mb bram和16.3gbps高速收发器。fpga通过spi控制接口配置adc工作状态，通过与adc建立jesd204b链路接收adc采样数据。fpga外接1片qspi接口的nor flash用于程序配置，外接1个micro sd卡插座用于外接micro sd存储卡进行数据存储。wifi通讯模块的spi接口、电源监测的rs232串口、北斗导航模块的rs232串口以及伺服设备的rs422串口均先连接至fpga，dsp通过fpga访问这些接口。
46.3.dsp设计
47.dsp芯片选用ti公司的tms320c6657。tms320c6657包含2个dsp内核，每个内核最大运行频率1.25ghz，每个内核包含32kb l1p、32kb l1d和1024kb l2，两个内核共享1024kb sram。dsp外接一片spi接口的nor flash用于程序和数据存储，外接1gb ddr3存储器用于程序运行。dsp通过upp接口、gpio16
‑
gpio31和spiclk与fpga相连，upp接口主要用于fpga和dsp间的数据传输，gpio16
‑
gpio31和spiclk包含了2个uart串口，1个spi接口，通过fpga扩展后与通讯接口模块连接。dsp通过sgmii接口直接连接到千兆网通讯模块实现千兆网通讯功能。
48.4.时钟设计
49.采样处理板包括一个时钟分配电路和一个时钟产生电路。时钟分配芯片选用ti公司的lmk04832，根据输入的参考时钟产生2组符合jesd204b要求的adc采样时钟和sysref同步信号，同时产生2路fpga gth收发器参考时钟。时钟产生芯片选用ti公司的cdci6214，通
过板载晶振产生1路fpga逻辑时钟、1路dsp系统时钟、1路dsp存储控制器时钟和1路dsp网络控制器时钟。
50.5.接口设计
51.(1)采样处理板3路输入中频信号采用smp连接器，smp连接器布置在印制板边缘，与微波前端模块直接对插连接。
52.(2)采样处理板1路输入参考时钟采用smp连接器，smp连接器布置在印制板背面，通过射频电缆与微波前端连接。
53.(3)采样处理板wifi模块输出信号采用smp连接器，smp连接器布置在印制板背面，通过射频电缆将信号引出。
54.(4)采样处理板输出给微波前端的控制信号和供电电源通过1个37芯j70a插座引出，插座垂直安装与印制板背面。
55.(5)采样处理板fpga和dsp调试信号通过1个21芯j70a插座引出，插座垂直安装与印制板背面。
56.(6)采样处理板+12v供电输入以及与电源监测模块、北斗导航模块、伺服设备的接口信号通过1个21芯j70a插头引出，插头垂直安装与印制板背面。插头信号定义如表1所示。
57.表1 21芯j70a插头信号定义
58.引脚信号引脚信号1dy_rs232_rx12gnd2dy_rs232_tx13+12v3gnd14gnd4bd_232_rx15+12v5bd_232_tx16gnd6bd_gnd17+12v7bd_+3.3v18gnd8sf_rs422_rx_p19+12v9sf_rs422_rx_n20gnd10sf_rs422_tx_p21+12v11sf_rs422_tx_n
ꢀꢀ
59.(7)采样处理板千兆网信号通过1个12芯hj30jc插座引出，插座垂直安装与印制板背面。插座信号定义如表2所示。
60.表2 12芯hj30jc插座信号定义
61.引脚信号引脚信号1eth_a_p7eth_b_n2eth_b_p8eth_a_n3gnd9gnd4eth_c_p10eth_d_n5eth_d_p11eth_c_n6gnd12gnd
62.6.结构设计：采样处理板结构尺寸按照125mm
×
80mm设计，除了垂直安装接插件区
域，其余部分高度不超过16mm，接插件安装区域建议按照20mm
×
80mm区域保留布线空间。
63.7.功耗：加载数字信道化程序和信号分选程序的功耗小于40w。
64.8.重量：重量<100g。
65.9.电源设计
66.dc/dc电源模块采用adi公司的一颗ltm4646、两颗ltm4644、1颗ltm4625芯片，其中ltm4646输出0.95v(25a)，为fpga提供核心电压；一颗ltm4644输出3.8v(4a)、2.1v(4a)、1.5v(8a)，经ldo二次稳压后，提供fpga其余电压(1.0v、1.2v、1.8v、3.3v)，同时提供adc电压(0.975v、1.9v、2.5v)；1颗ltm4644输出1v(4a)、1.1v(4a)、1.5v(4a)、1.8v(4a)，为dsp及周边器件提供工作电压；1颗ltm4625输出5v(5a)，为微波前端提供工作电压。
67.本实施例中，各种芯片的选型体现了集成化设计，根据上述指标进行验证，接收处理模块使用本实用新型的采样处理板，指标测试均满足要求。
68.以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关的工作人员完全可以在不偏离本实用新型的范围内，进行多样的变更以及修改。本项实用新型的技术范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。