连接的存储器204、DSP(203) ,FPGA (202)和传感器201 ;所述传感器201包括第一加速度计205和第二加速度计206。
[0040]所述存储器204用于每给所述DSP (203)上一次电，交替存储两个预设值中的一个预设值。
[0041]所述DSP (203)用于从所述存储器204中读取所述存储的一个预设值，当所述的一个预设值为第一预设值时，所述DSP(203)向I/O 口输出高电压，当所述的一个预设值为第二预设值时，所述DSP (203)向所述I/O 口输出低电压。
[0042]所述FPGA(202)用于读取所述I/O 口输出的电压值，当所述电压值为高电压时，所述FPGA(202)对所述第一加速度计的信号进行滤波运算，当所述电压值为低电压时，所述FPGA(202)对所述第二加速度计的信号进行滤波运算；将滤波后的加速度值发送给所述DSP(203)ο
[0043]本申请中，所述存储器204为EEPROM存储器。
[0044]本申请中，还包括:
[0045]显示器，所述显示器与所述DSP相连接，用于显示所述滤波后的加速度值。
[0046]在具体实现的过程中，DSP用掉电可保存数据的EEPROM实现每上一次电给一路I/O 口输出高低交替切换的电压值，FPGA通过读这个I/O 口的电压值来确定采用加度计a还是加速度计b的信号进行滤波运算。这样每次上电都用不同的加速度计的信号，如果司机发现加速度的值不对，就可以简单地重新上一次电切换另一个加速度计投入工作。同时记录，停车后更换有故障的加速度计。
[0047]现在DSP每次上电对一路I/O 口的电压进行切换，当这次为低电平时，下一次上电就为高电平，再下次就为低电平。
[0048]FPGA对这路I/O 口电压进行采样，如果是高电平采用一路加速度计的信号进行运算，如果是低电平采用另一路加速度计的信号进行运算。
[0049]在试验室连接传感器进行测试时，故意随便拆掉一个加速度计，之后再抖动传感器，用示波器测FPGA滤波后的加速度值M1，当某次测得加速度值无变化，如图3所示，再重新对电路板上电一次后再测加度值就有变化，随着传感器的抖动变波动，如图4所示。这说明方案成功实现了加速度计故障冗余的切换。
[0050]综上所述，本申请提供了一种故障冗余处理的方法及系统，合理利用两个加速度计，减少元器件疲劳损坏，延长使用寿命。
[0051]需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
[0052]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0053]为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
[0054]通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
[0055]以上对本申请所提供的一种故障冗余处理的方法及系统进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
【主权项】
1.一种故障冗余处理的方法，其特征在于，所述方法应用于故障冗余处理的系统，所述系统包括存储器、DSP、FPGA和传感器，所述传感器包括第一加速度计和第二加速度计； 该方法包括: 每给所述DSP上一次电，所述存储器交替存储两个预设值中的一个预设值； 所述DSP从所述存储器中读取所述存储的一个预设值，当所述的一个预设值为第一预设值时，所述DSP向I/O 口输出高电压，当所述的一个预设值为第二预设值时，所述DSP向所述I/O 口输出低电压； 所述FPGA读取所述I/O 口输出的电压值，当所述电压值为高电压时，所述FPGA对所述第一加速度计的信号进行滤波运算，当所述电压值为低电压时，所述FPGA对所述第二加速度计的信号进行滤波运算；将滤波后的加速度值发送给所述DSP。
2.根据权利要求1所述的方法，其特征在于，还包括: 显示所述滤波后的加速度值。
3.一种故障冗余处理的系统，其特征在于，该系统包括: 依次相连接的存储器、DSP、FPGA和传感器； 所述传感器包括第一加速度计和第二加速度计； 所述存储器用于每给所述DSP上一次电，交替存储两个预设值中的一个预设值； 所述DSP用于从所述存储器中读取所述存储的一个预设值，当所述的一个预设值为第一预设值时，所述DSP向I/O 口输出高电压，当所述的一个预设值为第二预设值时，所述DSP向所述I/O 口输出低电压； 所述FPGA用于读取所述I/O 口输出的电压值，当所述电压值为高电压时，所述FPGA对所述第一加速度计的信号进行滤波运算，当所述电压值为低电压时，所述FPGA对所述第二加速度计的信号进行滤波运算；将滤波后的加速度值发送给所述DSP。
4.根据权利要求3所述的系统，其特征在于，所述存储器为EEPROM存储器。
5.根据权利要求3所述的系统，其特征在于，还包括: 显示器，所述显示器与所述DSP相连接，用于显示所述滤波后的加速度值。
【专利摘要】本申请提供了一种故障冗余处理的方法，该方法应用于故障冗余处理的系统，该系统包括存储器、DSP、FPGA和传感器，传感器包括第一加速度计和第二加速度计；每给DSP上一次电，存储器交替存储两个预设值中的一个预设值；DSP从存储器中读取一个预设值，当预设值为第一预设值时，DSP向I/O口输出高电压，当预设值为第二预设值时，DSP向I/O口输出低电压；FPGA读取I/O口输出的电压值，当电压值为高电压时，FPGA对第一加速度计的信号进行滤波运算，当电压值为低电压时，FPGA对第二加速度计的信号进行滤波运算；将滤波后的加速度值发送给所述DSP。合理利用两个加速度计，减少元器件疲劳损坏，延长使用寿命。
【IPC分类】G05B9-03
【公开号】CN104808482
【申请号】CN201510100219
【发明人】赖重平, 罗京, 朱跃欧, 陈启发, 李振, 张文跃, 姜宏伟, 朱琳, 宋建红, 邓皓, 汪婷
【申请人】南车株洲电力机车有限公司
【公开日】2015年7月29日
【申请日】2015年3月6日