一种适用于mems应用的超低功耗ldo电路的制作方法
【技术领域】
[0001] 本发明涉及半导体制造工艺，具体而言涉及一种适用于MEMS应用的超低功耗LD0 电路。
【背景技术】
[0002] 低压差稳压器（LD0)电路使用在其线性区域内运行的双极晶体管或M0S阳T，从应 用的输入电压中减去超额的电压，产生经过调节的输出电压，从而为MEMS(微电子机械系 统）电路提供稳定的工作电源。
[000引如图1A所示，现有的LD0包括偏置电路101、带隙基准电压产生电路（BGR) 102、 运算放大器103、输出级、片外电容104五部分。偏置电路101为运算放大器103提供偏置 电压，BGR102为运算放大器103的同相输入端提供基准电压，运算放大器103将输出电压 Vout经过取样电阻R1、R2的分压和基准电压进行比较，将二者的差值放大后输出到输出 级，控制输出级中的串联调整管P的压降，从而稳定输出电压Vout。当输出电压Vout降低 时，基准电压与输出电压Vout经过取样电阻R1、R2的分压的差值增加，运算放大器103输 出的驱动电压降低，从而使输出电压Vout升高。相反，若输出电压Vout超过所需要的设定 值，运算放大器103输出的驱动电压升高，从而使输出电压Vout降低。所述输出级还包括 由取样电阻R1和R2组成的串联结构，该串联结构的一端连接至串联调整管P的漏极，另一 端连接至接地端。运算放大器103的反馈回路的一端连接至取样电阻R1和R2之间的反馈 点，为其提供一个稳定电平。片外电容104的一端连接至电压Vout的输出端，另一端连接 至接地端，其通常由电容C和等效寄生电阻R组成的串联结构构成，起到稳定补偿的作用。
[0004] 对于BGR102而言，其包含一个运算放大电路，如图1B所示，该运算放大电路包含 一个运算放大器A，H个M0S管M1、M2和M3,W及H个双极晶体管B1、B2和B3。因此，BGR102 需要消耗大量电流。此外，LD0-般和MEMS形成在同一个芯片100中，LD0的高功耗特性不 能满足MEMS的低功耗要求。由于负载电流的不稳定，出于电路稳定性的考量，需要在芯片 100之外形成片外电容104,根据不同的负载电流而采用不同的电容，因而与MEMS电路全集 成（即整个电路的各个组成部分形成于同一个芯片）的要求不符。
[0005] 因此，需要提出具有新型电路结构的LD0,W解决上述问题。
【发明内容】
[0006] 针对现有技术的不足，本发明提供一种适用于MEMS应用的超低功耗LD0电路，其 特征在于，包括稳定电压电路（201)、运算放大器（203)、米勒补偿结构（202)、第一电容补 偿Cs、第二电容补偿Co和输出级，其中，所述输出级包括串联调整管PW及由取样电阻R1 和R2组成的串联结构，所述串联结构的一端连接至电压Vout的输出端，另一端连接至接地 端，所述串联调整管P的栅极连接至所述运算放大器（203)的输出端，源极连接至电压Vin 的输入端，漏极连接至所述电压Vout的输出端；所述稳定电压电路（201)为所述运算放大 器（203 )提供偏置电压，为运算放大器（203 )的同相输入端提供基准电压；所述运算放大器 (203)的反馈回路的一端连接至所述取样电阻R1和R2之间的反馈点，提供一个稳定电平； 所述米勒补偿结构（202)的一端连接至所述运算放大器（203)的输出端，另一端连接至所 述电压Vout的输出端；所述第一电容补偿Cs的一端连接至所述电压Vout的输出端，另一 端连接至所述取样电阻R1和R2之间的反馈点；所述第二电容补偿Co的一端连接至所述电 压Vout的输出端，另一端连接至所述接地端；所述第一电容补偿Cs与所述取样电阻R1并 联，所述第二电容补偿Co与所述串联结构并联，所述第一电容补偿Cs和所述第二电容补偿 Co与所述米勒补偿结构（202)共同发挥作用，实现稳定所述LD0电路的目的。
[0007] 进一步，所述米勒补偿结构（202)由串联的电容Cm和电阻Rm构成，所述电容Cm的 一端连接至所述运算放大器（203)的输出端，所述电阻Rm的一端连接至所述串联调整管P的漏极。
[000引进一步，在所述LD0电路通过大负载电流时，W所述米勒补偿结构（202)和所述第 二电容补偿Co的稳定补偿作用为主；在所述LD0电路通过小负载电流时，W所述第一电容 补偿Cs和所述第二电容补偿Co的稳定补偿作用为主。
[000引进一步，所述稳定电压电路（201)包括四个M0S管M1、M2、M3和M4W及一个电阻Rs，其中，所述M0S管Ml和M2构成第一电流源，所述Ml和M2的栅极接在一起连接至所述 偏置电压Vbias的输出端，所述Ml的源极连接至接地端，所述Ml的漏极连接至所述偏置电 压Vbias的输出端，所述M2的源极连接至所述电阻Rs的一端，所述电阻Rs的另一端连接 至接地端，所述M2的漏极连接至所述M3的漏极；所述M0S管M3和M4构成第二电流源，所 述M3和M4的栅极接在一起连接至所述M3的漏极，所述M3和M4的源极均连接至所述电压 Vin的输入端，所述M4的漏极连接至所述偏置电压Vbias的输出端。
[0010] 进一步，所述第一电流源和所述第二电流源互相为参考电流lout,所述电流lout 与所述电压Vin无关，从而所述偏置电压Vbias与所述电压Vin无关。
[0011] 进一步，所述LD0电路与所述MEMS形成于同一个芯片（200)中。
[0012] 进一步，所述运算放大器（203)的电路结构是包括五个版)5管15、16、17、18和19 的CMOS运算放大器电路（204 )，其中，所述M5和M6为NM0S，所述M7和M8为PM0S，所述M9 为NM0S;所述稳定电压电路（201)输出的所述偏置电压Vbias分别输入至所述M5和M9的 栅极，所述M9的源极连接至接地端，所述M9的漏极与所述M5和M6的源极接在一起；所述 M7和M8的栅极接在一起连接至所述M8的漏极，所述M7和M8的源极均连接至所述电压Vin 的输入端，所述M7的漏极与所述M5的漏极接在一起引出所述电路（204)的输出端，所述M8 的漏极与所述M6的漏极接在一起，所述M6的栅极连接至所述取样电阻R1和R2之间的反 馈点，提供所述稳定电平；所述电路（204)的输出端与所述串联调整管P的栅极和所述米勒 补偿结构202中的电容Cm的一端接在一起。
[0013] 根据本发明，LD0电路可W很好地满足MEMS电路的系统全集成的要求。
【附图说明】
[0014] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0015] 附图中：
[0016] 图1A为现有的LD0电路的电路图；
[0017] 图IB为图lA中示出的BGR电路的电路图；
[001引图2A为本发明提出的LD0电路的电路图；
[0019] 图2B为图2A中示出的稳定电压提供源的电路图；
[0020] 图2C为图2A中示出的运算放大器的电路图的一个示例。
【具体实施方式】
[0021] 在下文的描述中，给出了大量具体的细节W便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可W无需一个或多个该些细节而得W 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0022] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，W便阐释本发明提出 的适用于MEMS应用的超低功耗LD0。显然，本发明的施行并不限定于半导体领域的技术人 员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了该些详细描述外，本发 明还可W具有其他实施方式。
[0023] 应当理解的是，当在本说明书中使用术语"包含"和/或"包括"时，其指明存在所 述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整 体、步骤、操作、元件、组件和/或它们的组合。
[0024] [示例性实施例]
[0025] 为了解决现有的LD0不能满足MEMS电路的低功耗要求W及需要配置起到稳定补 偿作用的片外电容不能满足MEMS电路全集成的要求的问题，本发明提出一种新型LD0电 路，通过去掉BGR电路、采用与电源电压无关的偏置来产生稳定电压的电路结构，W及通过 将米勒补偿和在输出电压Vout的输出端与取样电阻之间增加的两个并联电容的补偿共存 来满足大负载电流及小负载电流时电路的稳定性要求的方式，使LD0电路更好地满足MEMS 电路的应用需求。
[002引如图2A所示，本发明提出的LD0电路与MEMS电路形成于同一个芯片200中，所述LD0电路包括稳定电压电路201、运算放大器203、米勒补偿结构202、第一电容补偿Cs、第 二电容补偿CoW及输出级，其中，输出级包括串联调整管PW及由取样电阻R1和R2组成 的串联结构，该串联结构的一端连接至电压Vout的输出端，另一端连接至接地端。运算放 大器203的反馈回路的一端连接至取样电阻R1和R2之间的反馈点，为其提供一个稳定电 平。串联调整管P为PM0S，其栅极连接至运算放大器203的输出端，源极连接至电压Vin的 输入端，漏极连接至电压Vout的输出端。米勒补偿结构202的一端连接至运算放大器203 的输出端，另一端连接至电压Vout的输出端，米勒补偿结构202由串联的电容Cm和电阻Rm 构成，电容Cm的一端连接至运算放大器203的输出端