一种具有高电源抑制比特性的低压差线性稳压器的制造方法
【技术领域】
[0001] 本发明属于电子电路技术领域，具体的说涉及一种具有高电源抑制比特性的低压 差线性稳压器。
【背景技术】
[0002] 低压差线性稳压器（Low Dropout Voltage Regulator，LDR)作为现代电源管理芯 片中不可缺少的一部分，其特点在于电路工作工程中没有BUCK的频繁开关动作，所以LDR 的噪声非常小；且低压差线性稳压器的输出电压纹波小、电路结构简单、所用元器件较少、 集成后芯片面积小。LDR的技术指标主要包括：压差、线性调整率、负载调整率、负载阶跃响 应以及电源抑制比（Power Supply Rejection Ratio, PSRR)等。
[0003] 图I是传统的LDR结构图。由误差放大器PMOS管PU NMOS管Nl、功率管MP、 电阻R1、R2、RL以及电容CP所组成。其中误差放大器A1放大基准电压与输出电压的差值， 最后反馈给NMOS管N1，从而调节功率管的栅极电压，进而控制对电容CP充放电的大小，达 到稳定输出电压的目的。电源抑制比作为低压差线性稳压的一个参数，其直接表现为输出 电压对电源的敏感程度。
[0004] 这种结构主要存在两个缺点：第一，该电路采用大的电容，不利于集成。随着现代 微电子技术的快速发展，芯片越来越集成化以及片上系统（System On Chip，S0C)的大量涌 现，这要求芯片易于集成以满足社会发展的需求。第二，电源抑制比较低。比如，对于一些 给射频电路供电的LDR在中高频处就需要很高的电源抑制比特性，这就要求我们进一步提 尚中尚频的PSRR。
[0005] 由于目前传统的LDR采用片外补偿的方法，其主极点的位置比较低，因此存在电 路在中高频率处的电源抑制特性较差的问题。
【发明内容】
[0006] 本发明所要解决的，就是针对上述问题，提出一种具有高电源抑制比特性的低压 差线性稳压器。
[0007] 为实现上述目的，本发明采用如下技术方案：
[0008] 本发明的技术方案，一种具有高电源抑制比特性的低压差线性稳压器，如图2所 示，包括高通滤波电路、RC补偿电路和输出级电路；所述高通滤波电路由第五PMOS管P5、第 六PMOS管P6、第七PMOS管P7、第二电阻R2、第三电阻R3、第二电容C2和电流源I 1构成； 所述第七PMOS管P7的源极接电源，其栅极和漏极互连，其栅极通过第二电阻R2后接第六 PMOS管P6的栅极，其漏极接通过电流源^后接地；电流源I i与第三电阻R3并联；第二电 阻R2与第六PMOS管P6栅极的连接点通过第二电容C2后接地；第六PMOS管P6的源极接 电源，其漏极接第五PMOS管P5的源极；第五PMOS管P5的漏接地；
[0009] 所述RC补偿电路由误差放大器A1、第一电阻Rl和第一电容Cl构成；误差放大器 输出端接第五PMOS管P5的栅极，其正向输入端依次通过第一电阻Rl和第一电容Cl 后接第五PMOS管P5的栅极，其负向输入端接基准电压；
[0010] 所述输出级电路由功率PMOS管MP、第三电阻C3和第四电阻R4构成；功率POMS 管MP的栅极接第六PMOS管P6漏极与第五PMOS管P5源极的连接点，其源极接电源，其漏 极接误差放大器4的正向输入端；功率PMOS管MP漏极与误差放大器A i正向输入端的连接 点通过第三电容C3后接地；第三电容C3和第四电阻R4并联。
[0011] 进一步的，所述误差放大器A1由第一 PMOS管P1、第二PMOS管P2、第三PMOS管P3、 第四PMOS管P4、第一 NMOS管Nl、第二NMOS管N2、第三NMOS管N3、第四NMOS管M和第五 NMOS管N5构成；第三NMOS管N3的栅极为误差放大器A1的正向输入端，其源极接第五NMOS 管N5的漏极和第四NMOS管M的源极，其漏极接第二PMOS管P2的源极和第四PMOS管P4 的漏极；第四NMOS管M的栅极为误差放大器A 1的负向输入端，其漏极接第三PMOS管P3 的漏极和第一 PMOS管Pl的源极；第五NMOS管N5的栅极为误差放大器&的输出端，其源 极接地；第三PMOS管P3的源极接电源，其栅极接第四PMOS管P4的栅极；第四PMOS管P4 的源极接电源；第一 PMOS管Pl的栅极接第二PMOS管P2的栅极，其漏极接第一 NMOS管Nl 的漏极；第二PMOS管P2的漏极接第二NMOS管N2的漏极；第二NMOS管N2的栅极和漏极互 连，其栅极接第一 NMOS管Nl的栅极，其源极接地；第一 NMOS管Nl的源极接地。
[0012] 本发明的有益效果为，能有效提高LDR中频段的电源抑制能力，同时采用片内补 偿的方法，使得芯片更易于集成。
【附图说明】
[0013] 图1是传统LDR基本结构示意图；
[0014] 图2是本发明LDR的结构示意图；
[0015] 图3是本发明误差放大器A1的示意图；
[0016] 图4是没有尚通滤波电路和有尚通滤波电路电路的对比不意图。
【具体实施方式】
[0017] 本发明的一种具有高电源抑制比特性的低压差线性稳压器，如图2所示，包括高 通滤波电路、RC补偿电路和输出级电路；所述高通滤波电路由第五PMOS管P5、第六PMOS 管P6、第七PMOS管P7、第二电阻R2、第三电阻R3、第二电容C2和电流源I1构成；所述第七 PMOS管P7的源极接电源，其栅极和漏极互连，其栅极通过第二电阻R2后接第六PMOS管P6 的栅极，其漏极接通过电流源1:后接地；电流源I i与第三电阻R3并联；第二电阻R2与第 六PMOS管P6栅极的连接点通过第二电容C2后接地；第六PMOS管P6的源极接电源，其漏 极接第五PMOS管P5的源极；第五PMOS管P5的漏接地；
[0018] 所述RC补偿电路由误差放大器A1、第一电阻Rl和第一电容Cl构成；误差放大器 输出端接第五PMOS管P5的栅极，其正向输入端依次通过第一电阻Rl和第一电容Cl 后接第五PMOS管P5的栅极，其负向输入端接基准电压；
[0019] 所述输出级电路由功率PMOS管MP、第三电阻C3和第四电阻R4构成；功率POMS 管MP的栅极接第六PMOS管P6漏极与第五PMOS管P5源极的连接点，其源极接电源，其漏 极接误差放大器4的正向输入端；功率PMOS管MP漏极与误差放大器A i正向输入端的连接 点通过第三电容C3后接地；第三电容C3和第四电阻R4并联。
[0020] 如图3所示，所述误差放大器A1由第一 PMOS管PU第二PMOS管P2、第三PMOS管 P3、第四PMOS管P4、第一 NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管M和 第五NMOS管N5构成；第三NMOS管N3的栅极为误差放大器A 1的正向输入端，其源极接第五 NMOS管N5的漏极和第四NMOS管M的源极，其漏极接第二PMOS管P2的源极和第四PMOS 管P4的漏极；第四NMOS管M的栅极为误差放大器A1的负向输入端，其漏极接第三