一种航空电子设备启动板的控制电路的制作方法
【技术领域】
[0001]本发明涉及一种航空电子设备启动板的控制电路，属于机载控制技术领域。
【背景技术】
[0002]AAP(av1nics activat1n panel，航空电子设备启动板)控制电路，是航电设备中不可缺少的部分，在各种军用民用无人机中都有广泛的应用，无人机搭载特定的航电设备执行特定的任务，由地面控制设备对其进行控制，为了节省燃料，一般到达执行任务地点后才打开执行任务的航电设备，为了更好的完成特定任务及增加飞行距离，对设备的低功耗要求较高，同时对于控制航电设备上下电的AAP电路的可靠性要求也更高，AAP电路的失效不能影响执行关键任务的其他航电设备的正常运行。
[0003]目前的常用的AAP控制电路多是采用需要持续驱动才能保持吸合状态的继电器，驱动源失效则被控制的其他航电设备也无法正常工作，此外由于持续提供驱动信号，额外的功耗也增加。可见传统的AAP控制电路及方法在高可靠性及低功耗方面都有不足。
【发明内容】
[0004]本发明的目的是提供一种航空电子设备启动板的控制电路，以解决传统航空电子设备启动板AAP的控制电路可靠性低、功耗高的问题。
[0005]本发明为解决上述技术问题提供了一种航空电子设备启动板的控制电路，该控制电路包括磁保持继电器、处理器和上位机，所述磁保持继电器用于设置在航空电子设备启动板上，用于串接在需要控制的上电、下电的机载设备的控制线回路中，处理器与上位机通信连接，用于接收上位机的控制命令，所述处理器的数据、地址及控制总线通过CPLD及光电耦合芯片与磁保持继电器的激励端连接，用于根据上位机的控制命令控制磁保持继电器的吸合。
[0006]所述的磁保持继电器为下电保持吸合状态的磁保持继电器。
[0007]所述的处理器通过CPLD芯片与磁保持继电器的激励端相连，所述CPLD芯片用于对处理器的控制信号进行时序处理，输出符合磁保持继电器的动作时间要求的控制脉冲。
[0008]所述CPLD芯片与磁保持继电器的激励端之间通过光电耦合芯片连接，由光电耦合芯片将CPLD输出的小电压脉冲信号转换到大电压脉冲信号并送给磁保持继电器的激励端。
[0009]所述的处理器采用ARM处理器，该ARM处理中设置有外部存储器控制器单元，ARM处理器的外部存储器控制单元的读写控制信号、数据和地址信号与CPLD相连接，由CPLD对读写控制信号、数据和地址信号进行时序处理以产生符合磁保持继电器吸合的控制脉冲信号。
[0010]所述的ARM处理器还具备UART单元，ARM处理器通过其UART单元与上位机连接。
[0011]ARM处理器的UART单元通过RS422驱动芯片与上位机连接。完成解析上位机对各个航电设备的上电顺序信息的功能。
[0012]所述磁保持继电器的输出端与CPLD连接，用于将磁保持继电器的吸合状态传输给CPLD，CPLD采集后通过ARM处理器传输给上位机，使上位机能实时监测代表各机载设备上下电状态的磁保持继电器的吸合状态。
[0013]所述磁保持继电器的输出端与CPLD之间通过光电耦合芯片连接，该光电耦合芯片用于将磁保持继电器输出端输出的继电器吸合状态的大电压信号转换为小电压信号并传输给CPLD。
[0014]本发明的有益效果是:本发明的AAP控制电路包括磁保持继电器、处理器和上位机，处理器与上位机通信连接，用于接收上位机的控制命令，处理器通过CPLD及光耦与磁保持继电器的激励端连接，用于根据上位机的控制命令控制磁保持继电器的吸合。本发明通过控制磁保持继电器的两个激励端，使继电器左右吸合，继电器吸合后，可保持住本次的吸合状态，继电器仅吸合瞬间产生额外功耗。本发明解决了以往AAP控制电路需要不断对继电器控制端输出控制信号消耗功率的弊端，通过处理器还可以回读到磁保持继电器的吸合状态，通过处理器解析各个机载设备的上电顺序及上电间隔时间要求，达到智能控制各种机载设备上电的目的。
【附图说明】
[0015]图1是本发明AAP控制电路的电路原理图；
[0016]图2是磁保持继电器控制原理示意图；
[0017]图3是本发明AAP控制电路的工作流程图。
【具体实施方式】
[0018]下面结合附图对本发明的【具体实施方式】做进一步的说明。
[0019]本发明的航空电子设备启动板AAP的控制电路包括磁保持继电器、处理器和上位机，处理器与上位机通信连接，用于接收上位机的控制命令，处理器通过CPLD及光耦与磁保持继电器的激励端连接，用于根据上位机的控制命令控制磁保持继电器的吸合。通过控制磁保持继电器的两个激励端，使继电器左右吸合，继电器吸合后，可保持住本次的吸合状态，继电器仅吸合瞬间产生额外功耗。磁保持继电器在航空电子设备启动板上，用于串接在需要控制上电下电的机载设备的控制线包回路中，磁保持继电器输出小信号(一般为地或开信号)控制机载设备的上电继电器吸合，实现小信号控制大信号的目的，其控制原理如图2所示，其中图2的右侧属于其他机载设备电路。
[0020]本实施例中航空电子设备启动板AAP的控制电路如图1所示，处理器采用具备UART单元和外部存储器控制器单元的ARM处理器，磁保持继电器采用下电保持吸合状态的记忆性磁保持继电器，ARM处理器通过CPLD芯片与磁保持继电器的激励端连接，CPLD芯片用于产生磁保持继电器吸合脉冲信号，ARM处理器的UART单元机通过RS422驱动芯片与上位机连接，实现和上位机的全双工通信。ARM处理器的外部存储器控制器单元的片选(Cs)信号、读使能信号(0e)、写使能信号(We)、地址信号(Addr[X:0])和数据信号(Data[X:0]和CPLD芯片相连接，实现ARM控制CPLD产生控制继电器吸合脉冲信号的功能。ARM的写动作包括Cs低有效、We低有效，地址线Addr [X:0]为一个设计的具体地址如0X100，当CPLD的逻辑进程检测到上述信号有效时将数据线Data[X:0]上的有效数据保存在内部的寄存器中，根据寄存器的数据及地址产生控制机载设备的上电或下电脉冲，其中:地址如0X100确定控制的是机载设备A、设备B还是设备C ;数据控制所选机载设备是上电还是下电；吸合脉冲根据不同型号的磁保持继电器而略有不同，本发明选用的磁保持继电器对吸合脉冲的要求为:持续时间1ms左右的高脉冲。当脉冲过后，光电耦合芯片导通截至，送给磁保持继电器的激励消失，磁保持继电器不消耗能量。用CPLD产生脉冲信号的逻辑实现方法很多，在这里不在叙述。
[0021]此外，CPLD