用于cpu过流保护的快速和自主机制的制作方法
【专利说明】用于CPU过流保护的快速和自主机制
[0001 ] 本申请依35U.S.C.§119要求2014年2年21日申请的，申请号为61/942，808，名称为“用于CPU过流保护的快速自主机制”的U.S临时申请的优先权。该临时申请的主题通过引用纳入此中。
技术领域
[0002]本公开一般涉及CPU(Central Processing Unit，中央处理单元)，尤其涉及CPU过流保护。
【背景技术】
[0003]在电子功率系统中，0C(0ver Current，过流)或者过量的电流(excess current)是存在大于预期的电子电流通过导体，导致过度的发热，以及火灾或者损坏系统和设备故障的风险的情况。过流可能的原因包括:短路、过度负载以及不正确的设计。保险丝，电路断路器，温度传感器和电流限制器是通常使用的用于控制过流风险的保护机制。
[0004]随着半导体技术等的发展，在电子设备中使用的CPU以及处理器的性能已经显著地提高。例如，在移动电话中，已广泛地使用GHz级的工作频率。当系统速度和核心需求达到更高的限制时，CPU和处理器的功耗也增加。PMIC(Power Management IntegratedCircuit，功率管理集成电路)是用于管理主机系统的功率需求的集成电路。PMIC—般含在电池供电的(battery-operated)的设备中，诸如移动电话和便携式多媒体播放器。
[0005]当主机系统的PMIC超载以及CPU活动性高时，指示CPU可能面临过量的功耗和过流情况。寻找一种用于提供(PU过流保护的快速和自主解决方案。
【发明内容】
[0006]提供了一种侦测和阻止过流导致系统故障的方法。过流保护控制器基于接收的CPU活动信息监视CPU总功耗。相应于该监视，如果CPU功耗超过阈值，那么OC保护控制器输出频率抖动控制信号，以降低CPU时钟频率，从而使得CPU不会达到OC限制。OC保护控制器还输出锁相环(PLL)频率控制信号，来降低PLL时钟频率，以改善系统效率。
[0007]在一个实施例中，OC保护控制器调用两级机制，以主动地侦测和阻止OC诱导的系统故障。为了阻止初始的OC状态，OC保护控制器首先触发门控时钟机制。OC保护控制器发送频率抖动控制信号，以相应地降低CPU的工作频率。在一个例子中，控制门控时钟百分比至60%，该60%的门控时钟百分比有效地降低CPU工作频率至60%。门控时钟机制提供了最小延迟的CPU工作频率控制。该机制由于不需要PLL重新配置以及重新锁定，因此具有快速的响应时间。除了门控时钟之外，OC保护控制器进一步控制PLL频率和PMIC电压，以改善系统效率。在一个例子中，降低PLL频率至80%以及PMIC电压从IV降低至0.85V。提供的频率和电压控制在更高延迟的代价下，改善系统效率。
[0008]其他实施例和优势在下述的详细描述中进行描述。此
【发明内容】
并不意在定义本发明。本发明由权利要求书所定义。
【附图说明】
[0009]图1说明了根据一个新颖的方面的具有CPU过流保护机制的电子设备。
[0010]图2说明了具有过流保护的PMIC电流波形和CPU频率波形。
[0011]图3说明了根据一个新颖的方面的用于CPU过流保护的快速和自主机制的一个实施例。
[0012]图4是根据一个新颖的方面的过流保护机制的流程图。
[0013]图5说明了过流保护下的CPU功率波形的例子。
[0014]图6说明了过流保护下的门控时钟控制波形的例子。
[0015]图7说明了过流保护下的PLL频率波形的例子。
[0016]图8说明了过流保护下的CPU电压波形的例子。
[0017]图9是根据一个新颖的方面的过流保护机制的流程图。
【具体实施方式】
[0018]现在，参考将在本发明的一些详细实施例中做出，参考的例子在随附的附图中说明。
[0019]图1说明了根据一个新颖的方面的具有CPU过流保护机制的电子设备100。电子设备100包括:CPU(中央处理单元)101，PMIC(功率管理集成电路)102，CPU/PMIC监视器103，以及时钟抖动控制器104 JMIC102为管理主机系统的功率需求的集成电路。当在增加的工作频率下，该系统的速度和核心需求达到更高限制时，CPU的功耗也增加。当CPU总功耗增加超过PMIC限制时，由于过流(OC)状态而导致系统崩溃。因此，需要自我调节回路来限制CPU总功耗在PMIC规范内。
[0020]根据一个新颖的方面，CPU/PMIC监视器103用于主动地监视CPU功耗水平，从而触发时钟抖动控制器104来降低CPU时钟，以维持在PMIC规范内。CPU/PMIC监视器103从PMIC102监视电流源电平(绝对值以及增长率)，如用于PMIC负载信息的箭头线111所描述的。CPU/PMIC监视器103也监视CPU内部活动，如用于CPU信号的箭头线112所描述的。基于这两个输入信息，CPU/PMIC监视器103能够确定CPU功耗是否超过阈值电平(thresholdlevel)。如果超过，那么CPU/PMIC监视器103发送频率抖动控制信号113至时钟抖动控制器104。在一个例子中，频率抖动控制信号113指示CPU时钟频率应该降低至60%。响应该频率抖动控制信号113，时钟抖动控制器104相应地降低CPU的工作频率以及发送具有降低了频率的CPU时钟信号114至CPUlOl。在一个例子中，通过周期性地跳过确定数目的时钟周期来得到时钟抖动。另外，PMIC提供电压也可以相应地降低。硬件自主回路确保CPU将不会到达过流限制。时钟抖动机制提供了快速和主动方法，以侦测和阻止OC诱导的系统故障，以及因为不需要PLL(锁相环)重新配置和重新锁定而具有快速的响应时间。
[0021]图2说明了具有OC保护的PMIC电流波形和CPU频率波形。在图2的例子中，线211描述随时间的PMIC电流(A)，以及线212描述随时间的CPU频率(GHz)。在时间tl之后，PMIC电流保持快速率的增加。而且，PMIC电流在时间t4接近它的PMIC电流限制。图1中的CPU/PMIC监视器103监视绝对的PMIC电流值以及增长率。然后，CPU/PMIC监视器基于绝对的PMIC电流值，PMIC电流的增长率以及CPU活动，确定是否触发时钟抖动。例如，从时间t2至t3，PMIC电流斜率到达预定阈值。相应地，CPU/PMIC监视器在时间t3触发时钟抖动以主动地降低CPU时钟频率，从而阻止潜在的OC状态。
[0022]图3说明了根据一个新颖的方面的用于CPU过流保护的快速和自主机制的优选实施例。电子功率设备300包括:CPU301，PMIC302，过流保护控制器303，门控时钟模块304，以及锁相环LLP305JMIC302为管理主机系统的功率需求的集成电路。PMIC302可以由电池或电源提供模块替换。当在增加的工作频率下，该系统的速度和核心需求达到更高的限制时，CPU的功耗也增加。例如，当电子设备300占用具有高性能要求(hi gh-demandingperformance)的一个或多个应用时，对应的CPU功耗快速地增加。当CPU总功耗增加超过PMIC或电池限制时，由于过流状态而导致系统故障。因此，需要自我调节回路来限ffjijCPU总功耗在PMIC或电池规范内。
[0023]根据一个新颖的方面，OC保护控制器303用于主动地监视CPU电流消耗水平，从而触发门控时钟模块304和PLL305，以降低CPU时钟模块，PLL时钟频率，以及PMIC提供电压，从而维持在PMIC规范内。OC保护控制器303包括:功率计321、受控系统模块(system undercontrol module)322，门控时钟(clock-gating，CG)控制器331，PLL频率(FREQ)控制器332，以及提供电压(VDD)控制器333。首先，OC保护控制器333监视CPU内部活动，如指示CPU活动性的箭头线311所描述的。例如，在CPU301中，存在监视CPU动态功耗的动态功率监视器306，以及监视CPU泄漏功耗的泄漏功率监视器307。然后，CPU功耗的总量/活动性输出至OC保护控制器的功率计321。注意，如此的监视为实时且非常快，例如，仅花费几个时钟周期。其次，OC保护控制器303从PMIC302监视电流源电平(绝对值和增长率)，如指示PMIC负载信息的箭头线312所描述的。基于这两个输入信息，OC保护控制器303能够非常快速地确定CPU总功耗是否超过阈值电平，例如，在几个时钟周期内。
[0024]如果侦测到CPU总功耗超过阈值，那么它指示潜在的OC状态。然后，OC保护控制器303调用机制，以主动地侦测和阻止OC诱导系统故障。为了阻止初始的OC状态，OC保护控制器303首先触发门控时钟机$1」。0(:保护控制器303从CG控制器331向门控时钟模块304发送频率抖动控制信号313。响应频率抖动控制信号313，门控时钟模块304相应地降低CPU的工作频率以及输出具有降低了频率的CPU时钟信号314至CPU301。在一个例子中，控制门控时钟百分比至60 %，该门控时钟百分比有效地降低CPU工作频率至60 % ο门控时钟机制提供了最小延迟的CPU工作频率控制，由于不需要PLL重新配置以及PLL重新锁定，因此门控时钟机制具有快速的响应时间。
[0025]除门控时钟之外，OC保护控制器303进一步控制PLL频率和PMIC电压。当侦测到CPU总功耗超过阈值时，PLL频率和PMIC电压也可以相应地降低，以改善系统效率。OC保护控制器303从FREQ控制器332发送PLL频率控制信号315至PLL305。在一个例子中，PLL频率控制信号315控制PLL以降低它的PLL频率至原始峰值PLL时钟频率的80%。然后PLL305输出具有降低了的PLL频率的PLL时钟信号316至门控时钟模块304。另外，OC保护控制器303也从VDD控制器311发送PMIC电压控制信号318至PMIC302，从而相应地降低PMIC电压317。相比于门控时钟机，PMIC电