一种双总线的嵌入式运动控制器的制造方法
【技术领域】
[0001]本实用新型涉及一种运动控制器，具体涉及一种双总线的嵌入式运动控制器。
【背景技术】
[0002]运动控制(MC)是自动化的一个分支，它使用通称为伺服机构的一些设备如液压栗，线性执行机或者是电机来控制机器的位置或速度。运动控制在机器人和数控机床的领域内的应用要比在专用机器中的应用更复杂，因为后者运动形式更简单，通常被称为通用运动控ffjlJ(GMC)。运动控制被广泛应用在包装、印刷、纺织和装配工业中。对此，嵌入式运动控制器是本领域技术人员的研究方向，而双总线的嵌入式运动控制器的应用也正推广之中。
【实用新型内容】
[0003]为了解决以上不足，本实用新型提出一种双总线的嵌入式运动控制器，其为满足现阶段需要的一款双总线的嵌入式运动控制器。
[0004]本实用新型的解决方案是:一种双总线的嵌入式运动控制器，其包括底板、与底板电性连接的运动控制核心板;底板上设置有驱动器端口控制单元、多个总线型驱动器接口、多个总线收发器;运动控制核心板上设置有ARM模块，ARM模块集成有浮点运算单元，ARM模块与驱动器端口控制单元电性连接，驱动器端口控制单元与多个总线收发器分别电性连接，每个总线收发器为单口 /双口以太网收发器物理层以收发其中一个/两个总线型驱动器接口的信息。
[0005]作为上述方案的进一步改进，驱动器端口控制单元与ARM模块采用共享内存通讯。
[0006]作为上述方案的进一步改进，运动控制核心板上还设置有与ARM模块均电性连接的内存、闪存、只读存储器。
[0007]作为上述方案的进一步改进，运动控制核心板上还设置有时钟模块，时钟模块与ARM模块电性连接实现时钟共用。
[0008]作为上述方案的进一步改进，底板与运动控制核心板通过一对板与板间的插接接口电性连接。
[0009]作为上述方案的进一步改进，底板上还设置有总线接口，总线接口用于与上位机电性连接。进一步地，ARM模块通过底板采用兼容PCI或PCIe总线的PC/104-plus、PCI/104、PCI/104-express或PCIe/104总线与上位机电性连接。优选地，底板上还设置有PCI桥接芯片，ARM模块通过PCI桥接芯片与总线接口电性连接。
[0010]本实用新型还提供另一种双总线的嵌入式运动控制器，其包括底板、与底板电性连接的运动控制核心板;底板上设置有、多个总线型驱动器接口、多个总线收发器;运动控制核心板上设置有ARM模块、驱动器端口控制单元，ARM模块集成有浮点运算单元，驱动器端口控制单元作为一个模块核被集成到了 ARM模块内部，驱动器端口控制单元与多个总线收发器分别电性连接，每个总线收发器为单口 /双口以太网收发器物理层以收发其中一个/两个总线型驱动器接口的信息。
[0011]作为上述方案的进一步改进，驱动器端口控制单元与ARM模块采用共享内存通讯。
[0012]作为上述方案的进一步改进，ARM模块采用AHB片内高速总线通讯。
[0013]作为上述方案的进一步改进，运动控制核心板上还设置有与ARM模块均电性连接的内存、闪存、只读存储器。
[0014]作为上述方案的进一步改进，运动控制核心板上还设置有时钟模块，时钟模块与ARM模块电性连接实现时钟共用。
[0015]作为上述方案的进一步改进，底板与运动控制核心板通过一对板与板间的插接接口电性连接。
[0016]作为上述方案的进一步改进，底板上还设置有总线接口，总线接口用于与上位机电性连接。进一步地，ARM模块通过底板采用兼容PCI或PCIe总线的PC/104-plus、PCI/104、PCI/104-express或PCIe/104总线与上位机电性连接。优选地，底板上还设置有PCI桥接芯片，ARM模块通过PCI桥接芯片与总线接口电性连接。
[0017]本实用新型的嵌入式运动控制器，能满足双总线设计，本实用新型的双总线的运动控制器无须要有DSP模块，也无需FPGA模块，可借助伺服驱动器的DSP模块与FPGA模块;本实用新型相比单总线的运动控制器，不受端口通道限制，可连接多于6个伺服驱动器。
【附图说明】
[0018]图1是本实用新型实施例1提供的双总线的嵌入式运动控制器的结构示意图。
[0019]图2是图1中双总线的嵌入式运动控制器的应用示意图。
[0020]图3是图2的局部放大示意图。
[0021 ]图4是图2中伺服驱动器的报文方式的反馈示意图。
[0022]图5是本实用新型实施例2提供的双总线的嵌入式运动控制器的结构示意图。
【具体实施方式】
[0023]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0024]实施例1
[0025]请一并参阅图1、图2，本实施例的双总线的嵌入式运动控制器包括运动控制核心板1、底板2。运动控制核心板1与底板2电性连接，优选，通过一对板与板间的插接接口 3实现电性连接，插接接口 3即板与板间接口可以是:PCIe、miniPC1、miniPCIe、mSATA、soDIMM。
[0026]底板2上设置有动器端口控制单元4、多个总线型驱动器接口(C0N)5、多个总线收发器(DualPHY)8、PCI桥接芯片7。运动控制核心板1上设置有ARM模块11、时钟(RTC)模块12、内存(DDR3)9、闪存((Nand-Flash)/(Nor-Flash))10、只读存储器(SPI and I2C PROM) 13ο
[0027]ARM模块11集成有浮点运算单元，ARM模块11与驱动器端口控制单元4电性连接，驱动器端口控制单元4与多个总线收发器8分别电性连接，每个总线收发器8为单口 /双口以太网收发器物理层以接收其中一个/两个总线型驱动器接口5。在本实施例中，总线收发器8为双口以太网收发器物理层，每个总线收发器8接收其中两个总线型驱动器接口5。驱动器端口控制单元4与ARM模块11电性连接构成双总线的嵌入式运动控制器的基本框架。
[0028]总线接口6用于与上位机电性连接，嵌入式运动控制器采用兼容PCI或PCIe总线的PC/104-plus、PCI/104、PCI/104-express 或 PCIe/104 的总线接口 6 与上位机通讯。
[0029]底板2上可以有PCI桥接芯片7，连接ARM模块11，用于转换来自运动控制核心板1的PCIe。运动控制核心板1上的ARM模块11，用于运行运动核心算法、处理编码器反馈回来的位置信息，位置闭环。因为要进行大量的、高精度的数学计算，要求ARM模块11具有至少32bit浮点运算单元。
[0030]底板2上的驱动器端口控制单元4，与核心板ARM即ARM模块11采用共享内存通讯，驱动器端口控制单元4内有端口信息交换