一种pci总线的嵌入式运动控制器的制造方法
【技术领域】
[0001]本实用新型涉及一种运动控制器，具体涉及一种pci总线的嵌入式运动控制器。
【背景技术】
[0002]运动控制(MC)是自动化的一个分支，它使用通称为伺服机构的一些设备如液压栗，线性执行机或者是电机来控制机器的位置或速度。运动控制在机器人和数控机床的领域内的应用要比在专用机器中的应用更复杂，因为后者运动形式更简单，通常被称为通用运动控ffjlJ(GMC)。运动控制被广泛应用在包装、印刷、纺织和装配工业中。对此，嵌入式运动控制器是本领域技术人员的研究方向，而单总线的(PCI)嵌入式运动控制器的应用也正在推广之中。
【实用新型内容】
[0003]为了解决以上不足，本实用新型提出一种PCI总线的嵌入式运动控制器，其为满足现阶段需要的一款单总线的(PCI)嵌入式运动控制器。
[0004]本实用新型的解决方案是:一种PCI总线的嵌入式运动控制器，其包括底板、与底板电性连接的运动控制核心板;底板上设置有FPGA模块、6个驱动器接口；运动控制核心板上设置有ARM模块、DSP模块;DSP模块、FPGA模块均与ARM模块电性连接，DSP模块与6个驱动器接口电性连接，FPGA模块与6个驱动器接口电性连接。
[0005]作为上述方案的进一步改进，底板与运动控制核心板通过一对板与板间的插接接口电性连接。
[0006]作为上述方案的进一步改进，底板上还设置有总线接口，总线接口用于与上位机电性连接。
[0007]进一步地，ARM模块采用兼容 PCI 或 PCIe 总线的 PC/KM-plus'PCI/lOtPCI/KM-express 或 PCIe/104 总线与上位机电性连接。
[0008]再进一步地，底板上还设置有PCI桥接芯片，ARM模块通过PCI桥接芯片与总线接口电性连接。
[0009]作为上述方案的进一步改进，运动控制核心板上还设置有RAM模块，ARM模块、DSP模块均与RAM模块电性连接实现内存共享。
[0010]作为上述方案的进一步改进，ARM模块与DSP模块封装、集成为一颗芯片。
[0011]作为上述方案的进一步改进，运动控制核心板上还设置有时钟模块，ARM模块、DSP模块均与时钟模块电性连接实现时钟共用。
[0012]作为上述方案的进一步改进，ARM模块与DSP模块通过高速总线通讯。
[0013]作为上述方案的进一步改进，运动控制核心板上还设置有均与ARM模块电性连接的闪存、模数变换器。
[0014]本实用新型的嵌入式运动控制器，能满足单总线设计，本实用新型的单总线的运动控制器必须要有DSP模块以处理而生成PWM或±10V，还必须要有FPGA模块以处理编码器反馈信号而提供给ARM模块。由于驱动器端不具有通用的现场总线、实时以太网或内部器件间总线的接口，所以每个端口只能连接一个模拟量输入功能的伺服驱动器，一个运动控制器同时最多连接6个伺服驱动器。
【附图说明】
[0015]图1是本实用新型实施例提供的PCI总线的嵌入式运动控制器的结构示意图。
[0016]图2是图1中PCI总线的嵌入式运动控制器的一种应用示意图。
[0017]图3是图1中PCI总线的嵌入式运动控制器的另一种应用示意图。
【具体实施方式】
[0018]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0019]请一并参阅图1、图2、图3，其中，图2是图1中PCI总线的嵌入式运动控制器的一种应用示意图，输出6 XPWM;图3是图1中PCI总线的嵌入式运动控制器的另一种应用示意图，输出6X模拟量±10V。
[0020]本实施例的PCI总线的嵌入式运动控制器包括运动控制核心板1、底板2。运动控制核心板1与底板2电性连接，优选，通过一对板与板间的插接接口 3实现电性连接，插接接口 3即板与板间接口可以是:PCIe、miniPC1、miniPCIe、mSATA、soDIMM0
[0021 ]底板2上设置有FPGA模块4、6个驱动器接口 5、总线接口 6、PCI桥接芯片7。运动控制核心板1上设置有ARM模块11、D SP模块12、RAM模块13、时钟(RTC)模块14、闪存(F1 ash) 15、模数变换器(ADC)16。
[0022]DSP模块12、FPGA模块4均与ARM模块11电性连接，DSP模块12与6个驱动器接口 5电性连接，FPGA模块4与6个驱动器接口 5电性连接，构成PCI总线的嵌入式运动控制器的基本框架。
[0023]总线接口6用于与上位机电性连接，嵌入式运动控制器采用兼容PCI或PCIe总线的PC/104-plus、PCI/104、PCI/104-express 或 PCIe/104 的总线接口 6 与上位机通讯。
[0024]底板2上可以有PCI桥接芯片7，连接ARM模块11，用于转换来自运动控制核心板1的PCIe。运动控制核心板1上的ARM模块11，用于运行运动核心算法、处理编码器反馈回来的位置信息，位置闭环。因为要进行大量的、高精度的数学计算，要求ARM模块11具有至少32bit浮点运算单元。
[0025]运动控制核心板1上的DSP模块12有至少6路WM单元，用于接收来自ARM CPUS卩ARM模块11的信息，计算6个轴的PWM信号。
[0026]运动控制核心板1上的ARM模块11与DSP模块12可以是分离的元件，也可以是封装、集成在一起的一颗芯片。运动控制核心板1上的ARM模块11与DSP模块12通过高速总线通讯，并通过RAM模块13实现内存共享。运动控制核心板1上的ARM模块11与DSP模块12通过时钟模块14共用一个时钟RTC。
[0027]运动控制核心板1上的6*P丽+方向输出通过板板间接口即插接接口3，，如图2所示，输出给6*C0N驱动器接口 S卩6个驱动器接口 5，并通过6个驱动器接口 5连接相应具有模拟量输入的伺服驱动器，6个驱动器接口 5还具有接收来自伺服驱动器的编码器反馈信号，编码器反馈信号输入给底板2上的FPGA模块4，在FPGA模块4内，4倍频，粗计数，粗位置信息，经板板间接口给ARM模块11，在ARM模块11内与位置信息做减法，负反馈，其差值控制DSP模块12的PWM输出。
[0028]底板2的PC/104-plus、PCI/104、PCI/104-express或PCIe/104，负责与上位机通讯，这样的通讯可以是与运动控制核心板1上的RAM模块13和上位机的RAM之间的共享内存通讯。闪存15、模数变换器16均与ARM模块11电性连接，以分别实现ARM模块11的数据存储、数据模数转换的功能。
[0029]本实用新型是一款单总线的(PCI)嵌入式运动控制器，由于驱动器端不具有通用的现场总线、实时以太网或内部器件间总线的接口，所以每个端口只能连接一个模拟量输入功能的伺服驱动器，一个运动控制器同时最多连接6个伺服驱动器。
[0030]由于连接驱动器的能力不同，本实用新型的单总线的运动控制器，受端口通道限制，只能连接6个伺服驱动器，倘若同样是6个总线型驱动器端口，在硬件允许的情况下最多可以连接6 X 127 = 762个伺服驱动器(每个通道带负载能力是由该总线的协议决定的，127是单通道CANopen现场总线带负载的节点数量)。
[0031]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种PCI总线的嵌入式运动控制器，其包括底板(2)、与底板(2)电性连接的运动控制核心板(1);其特征在于:底板(2)上设置有FPGA模块(4)、6个驱动器接口( 5);运动控制核心板(1)上设置有ARM模块(11)、DSP模块(12); DSP模块(12)、FPGA模块(4)均与ARM模块(11)电性连接，DSP模块(12)与6个驱动器接口( 5)电性连接，FPGA模块(4)与6个驱动器接口( 5)电性连接。2.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:底板(2)与运动控制核心板(1)通过一对板与板间的插接接口( 3)电性连接。3.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:底板(2)上还设置有总线接口( 6)，总线接口( 6)用于与上位机电性连接。4.如权利要求3所述的PCI总线的嵌入式运动控制器，其特征在于:ARM模块(11)采用兼容 PCI 或 PCIe 总线的 PC/104-plus、PCI/104、PCI/104-express 或 PCIe/104 总线与上位机电性连接。5.如权利要求4所述的PCI总线的嵌入式运动控制器，其特征在于:底板(2)上还设置有PC I桥接芯片(7)，ARM模块(11)通过PC I桥接芯片(7)与总线接口( 6)电性连接。6.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:运动控制核心板(1)上还设置有RAM模块(13)，ARM模块(11)、DSP模块(12)均与RAM模块(13)电性连接实现内存共享。7.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:ARM模块(11)与DSP模块(12)封装、集成为一颗芯片。8.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:运动控制核心板(1)上还设置有时钟模块(14)，ARM模块(11)、DSP模块(12)均与时钟模块(14)电性连接实现时钟共用。9.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:ARM模块(11)与DSP模块(12)通过高速总线通讯。10.如权利要求1所述的PCI总线的嵌入式运动控制器，其特征在于:运动控制核心板(1)上还设置有均与ARM模块(11)电性连接的闪存(15)、模数变换器(16)。
【专利摘要】本实用新型公开了一种PCI总线的嵌入式运动控制器，其包括底板、与底板电性连接的运动控制核心板。底板上设置有FPGA模块、6个驱动器接口。运动控制核心板上设置有ARM模块、DSP模块；DSP模块、FPGA模块均与ARM模块电性连接，DSP模块与6个驱动器接口电性连接，FPGA模块与6个驱动器接口电性连接。本实用新型的嵌入式运动控制器，能满足单总线设计，本实用新型的单总线的运动控制器必须要有DSP模块以处理而生成PWM或±10V，还必须要有FPGA模块以处理编码器反馈信号而提供给ARM模块。
【IPC分类】G05B19/042
【公开号】CN205091582
【申请号】CN201520924492
【发明人】文长明, 文可
【申请人】中工科安科技有限公司, 文长明, 文可
【公开日】2016年3月16日
【申请日】2015年11月18日