专利名称：图象的合成的制作方法
技术领域：
本发明涉及图象的合成，包括依据几何变换将一组图象样本值从出发空间(departure space)映射到到达空间(arrival space)的步骤。本发明用在例如用于从作为用在MPEG4领域中的可视化对象的定义和作为用在3D图形领域中的可视化对象的定义中合成图象的系统中。(3D代表三维；MPEG是动画专家组的缩写。)发明背景有可能通过逐样本地扫描图象来合成图象。对于每个样本，通过逆几何变换选择一个或者一些图象样本值。从这些被选择的值中建立样本。例如，样本是被选择的值的加权组合。
发明目的及概述本发明的一个目的是提供相对低的成本的实现。
依据本发明，在下列方式中合成图象。合成包括依据几何变换将一组图象样本值从出发空间映射到到达空间的步骤。通过将逆几何变换应用到在覆盖一组图象样本的到达空间中的区域来计算在出发空间中的区域。为在出发空间中的区域建立一组图象值。这组输入值包括布尔值。布尔输入值具有在出发空间中确定的位置，并且如果位置在这组图象样本值之外，则将具有相同位置的其他输入值指定为无效的。从一组输入值中合成一组图象样本。布尔值防止指定为无效的输入值提供给图象样本。
本发明考虑下列方面。有可能通过在到达空间中的区域的逆几何变换而获得的在出发空间中的区域不完全在一组图象样本值的范围内。在这样的情况中，在出发空间中的区域包括没有样本图象值的一个或者几个位置。原则上，有可能计算用于来自包括在区域中的图象样本值中的每个这些位置的填充值。因此有可能在出发空间中的区域建立一组输入值，其全部输入值完全发自一组图象样本值。然而，在一组输入值的建立期间一个或者几个填充值的计算要求相对大量的操作。在实时完成中，这些操作必须在相对短的时间中实现，这要求相对快的电路。通常，电路越快，它越贵。
依据本发明，一组输入值包括布尔值。布尔输入值具有在出发空间中的确定位置，并且如果位置在一组图象样本值以外，则将具有相同位置的其他输入值指定为无效。在图象样本组的合成期间，布尔值防止将被指定为无效的输入值提供给图象样本。因此，在一组输入值的建立期间没必要计算一个或者几个填充值。这样的计算可以发生在例如在图象样本组的建立期间，通常它要求比在一组输入值的建立期间的计算更少的操作。因此，本发明允许用不那么快的电路来实现以便于本发明允许以相对低的成本来实现。
参考在下文中描述的实施例，通过非限制性实例，本发明的这些和其他方面变得更清楚并且将被说明。
图1和2是图解说明在上文中描述的基本特征的理论上的图；图3是图解说明用于合成图象的设备的方框图；图4是图解说明图象的合成的理论上的图；图5是图解说明贴砖(tile)和与其相关联的逆贴砖(inverse tile)的理论上的图；图6是图解说明贴砖的产生的理论上的图；图7a、7b和7c是图解说明布尔输入值的产生的理论上的图；图8a、8b和8c是图解说明布尔输入值的产生的理论上的图；图9是图解说明贡献值的建立的理论上的图；图10是图解说明形成如图3中图解说明的用于合成图象的设备的一部分的处理器的方框图；图11是图解说明形成如图10中图解说明的处理器的一部分的内部控制电路的操作的理论上的图；图12是图解说明3D图形元素的表面的理论上的图；图13是图解说明形成如图10中图解说明的处理器的一部分的形状样板的一些详细资料的方框图；图14a、14b、14c和14d是图解说明形状样板的操作的理论上的图；图15是图解说明在其中二进制输入值起到一定作用的格式的转换的理论上的图；图16是图解说明如图10中图解说明的处理器的操作的表。
最佳实施例描述下面的说明涉及参考符号。在全部图中通过用参考相同字母的方法来定义相似的实体。几个相似的实体可以出现在单个图中。在这样的情况中，给字母参考增加数字或者下标以便于区分相似的实体。为了方便可以省略数字或者下标。这将应用到描述和权利要求中。
图1和2图解说明在上文中描述的基本特征。图1图解说明图象[IM]的合成。实际上，依据几何变换[T]将一组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]。
图2图解说明三个步骤。在准备步骤[PREP]中，通过将逆几何变换[T-1]应用到覆盖一组图象样本的在到达空间[TL]中的区域上来计算在出发空间[ITL]中的区域。在初始化步骤[INIT]中，为在出发空间[ITL]中的区域建立一组输入值[IV]。这组输入值[IV]包括布尔值[BV]。布尔输入值具有在出发空间中的确定位置(xd，yd)，并且如果位置在一组图象样本值[SV]以外，则将具有相同位置的其他输入值指定为无效。在合成步骤[COMP]中，从一组输入值[IV]中合成一组图象样本[TL]。布尔值[BV]防止将被指定为无效的输入值提供给图象样本。
如图1和2中图解说明的特征可以应用在例如用于从作为用在MPEG4领域中的可视化对象的定义和作为用在3D图形领域中的可视化对象的定义中合成图象的系统中。已经提到了在3D图形领域中通过以三角形的形式的一组图形元素通常表示可视化对象。一组参数定义图形元素的不同特征，尤其是，它的几何特征和它的结构。
在MPEG4领域中，可视化对象的定义通常是一组图象样本值的形式。有不同类型的图象样本值亮度值(Y)，色度值(U，V)，不透明值(A)和布尔值(S)。A值(不透明)用于将有关的可视化对象叠加到另一个可视化对象或者背景上。S值(布尔)实际上构成有关的可视化对象的形状的定义，而其他值构成结构的定义。来自一组图象样本值的值将在下文中被称为原始值。
图3图解说明用于合成图象的设备。设备包括存储器[MEM]，处理器[PRC]和控制器[CNTRL]。存储器[MEM]包括输入部分[INP]和输出部分[OUT]。输入部分[INP]用于存储一个或者几个可视化对象的定义。例如，输入部分[INP]可以包括从依据MPEG4标准的解码操作中产生的数据和3D图形数据。因此输入部分[INP]通常包括一组或者几组图象样本值。输出部分[OUT]用于临时存储合成的图象。这个图象可以例如通过用于在屏幕上显示的显示设备来读出。
图4以概念的方式图解说明如图3中所示的设备如何从三组图象样本值[SV1，SV2，SV3]中合成图象[IM]。
三组图象样本值[SV]实际上存在于在下文中被称为出发空间[DEP]的2D空间中。每个原始值在出发空间[DEP]中具有确定的位置。通过坐标(xd，yd)在水平和垂直维度中定义位置。这些坐标(xd，yd)将在下文中被称为偏转坐标。如图3中图解说明的处理器[PRC]联合偏转坐标(xd，yd)和用于存储原始值的存储器地址。因此处理器[PRC]还从偏转坐标( xd，yd)中建立存储原始值的地址。
合成的图象[IM]实际上存在于将在下文中被称为到达空间[ARR]的2D空间中。每个图象样本在到达空间[ARR]中具有确定的位置。通过坐标(xa，ya)在水平和垂直维度中定义位置。这些坐标(xa，ya)将在下文中被称为到达坐标。如图3中图解说明的控制器[CNTRL]联合到达坐标(xa，ya)和用于存储图象样本的存储器地址。因此控制器[CNTRL]还从到达坐标(xa，ya)建立必须存储图象样本的地址。
处理器[PRC]将有关的每组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]。图4中图解说明的映射[MAP]包括几何变换[T]。而且，处理器[PRC]在背景[BG]上叠加或者混合[BLND]一组映射的图象样本值。这意味着几组图象样本值可以提供给图象样本。
在图4中，用矩形表示一组图象样本值[SV]。这样充分地表征了它们的典型结构。然而，处理器[PRC]实际上修整矩形以便于获得将从出发空间映射到到达空间的另一个形状。例如，处理器[PRC]可以在与3D可视化对象的定义相关联的几何参数的基础上修整矩形。在这样的情况中，结果将是处理器[PRC]将从出发空间映射到到达空间的三角形。无论如何，修整矩形符合在一组图象样本值中定义子集。
如图3中图解说明的设备包括通过图象样本块的连续产生来合成图象。图象样本块将在下文中被称为“贴砖”。贴砖可以包括例如16×16的图象样本。处理器[PRC]在控制器[CNTRL]的控制下产生贴砖。控制器[CNTRL]在处理器[PRC]开始产生贴砖之前为每个贴砖建立控制参数。这样构成了准备阶段。一旦已经建立了控制参数，则控制器[CNTRL]连续地将控制参数应用到处理器[PRC]以便于这个处理器连续地产生贴砖。这样构成执行阶段。
尤其是，在准备阶段，控制器[CNTRL]首先建立构成合成图象的贴砖目录。对于每个贴砖，控制器[CNTRL]建立提供给贴砖的一组图象样本值的目录。对于这些每个组，控制器[CNTRL]计算逆贴砖。通过贴砖的逆几何变换来获得逆贴砖。逆几何变换是依据映射有关的一组图象样本值的几何变换的逆，如图4中图解说明的。
图5图解说明贴砖[TL]和与其相关联的逆贴砖[ITL]。贴砖[TL]存在于到达空间[ARR]中而逆贴砖存在于出发空间[DEP]中。图5图解说明在出发空间[DEP]中的一组图象样本值[SV]和在到达空间[ARR]中的该组[SV]的映射。这个映射包括几何变换[T]。通过将逆几何变换[T-1]应用到贴砖[TL]来获得逆贴砖[ITL]。如图5中图解说明的逆贴砖[ITL]在它覆盖一组图象样本值的边界的意义上是特殊的。
控制器[CNTRL]建立构成逆贴砖[ITL]的在出发空间中的矩形框。用虚线在图5中图解说明这个框。在有用的时候，控制器[CNTRL]将矩形框的定义以控制参数的形式传送到处理器[PRC]。如果可能，这些控制参数还包括在边界上存在的信息。在这方面，应该注意到有几种类型的边界。边界可以是例如图5中图解说明的一组图象样本值的边界。边界也可以是从3D图形元素的定义中获得的三角形的边界。
图6图解说明如图3中所示的处理器[PRC]如何产生贴砖[TL]。从列举为第一到第三值[SV1，SV2，SV3]的三组图象样本值[SV]中产生贴砖[TL]。三组图象样本值[SV]存在于如图3中所示的存储器[MEM]中。
处理器[PRC]为提供给贴砖的每组图象样本值[SV]执行初始化步骤[INIT]。初始化步骤[INIT]导致块输入值[IV]。在第一个初始化步骤[INIT1]中，处理器[PRC]由此从第一组图象样本值[SV1]中产生第一块输入值[IV1]。在第二个初始化步骤[INIT2]中，处理器[PRC]由此从第二组图象样本值[SV2]中产生第二块输入值[IV2]。在第三个初始化步骤[INIT3]中，处理器[PRC]由此从第三组图象样本值[SV3]中产生第三块输入值[IV3]。块输入值[IV]表示产生贴砖[TL]所必需的有关的一组图象样本值[SV]的一部分。初始化步骤[INIT]将在下文中更详细的描述。
块输入值[IV]存在于如图4和5中图解说明的出发空间[DEP]中。每个输入值具有在出发空间中定义它的位置的偏转坐标(xd，yd)。有不同类型的输入值亮度输入值(Y)，色度输入值(U，V)，不透明输入值(A)和布尔输入值(S)。块输入值[IV]的格式是4∶4∶4。这意味着对于在出发空间中具有确定位置(xd，yd)的每个Y输入值，有具有相同位置(xd，yd)的U输入值和V输入值。还有具有这个位置(xd，yd)的A输入值(不透明)和布尔输入值。布尔输入值指示是否必须在初始化步骤[INIT]之后的合成步骤[COMP]中考虑有关的Y、U、V和A输入值。这意味着布尔输入值指示有关的Y、U、V和A输入值是有效或者无效。
处理器[PRC]为每块输入值[IV]执行合成步骤[COMP]。在每个合成步骤[COMP]中，处理器[PRC]实际上将有关的块输入值[IV]的一部分从出发空间[DEP]映射到到达空间[ARR]。这个映射包括如图4中图解说明的有关的几何变换[T]。在第一个合成步骤[COMP1]中，处理器[PRC]实际上映射第一块输入值[IV1]的一部分并且将这个映射的结果叠加到背景贴砖[BGTL]上。第一个合成步骤[COMP1]由此导致第一个中间贴砖[PTL1]。在第二个合成步骤[COMP2]中，处理器[PRC]实际上映射第二块输入值[IV2]的一部分并且将这样映射的结果叠加到第一个中间贴砖[PTL1]上。第二合成步骤由此导致第二个中间贴砖[PTL2]。在第三个合成步骤[COMP3]中，处理器[PRC]实际上映射第三块输入值[IV3]的一部分并且将映射的结果叠加到第二个中间贴砖[PTL2]上。第三个合成步骤[COMP3]由此导致贴砖[TL]。合成步骤[COMP]将在下文中更详细的描述。
现在将详细描述处理器[PRC]如何在初始化步骤[INIT]中产生块输入值[IV]。处理器[PRC]执行在存储器[MEM]中的读取操作。这个读取操作只涉及构成逆贴砖[ITL]的在出发空间中的矩形区域。这个矩形区域将在下文中被称为读取区域。用虚线在图6中图解说明。
假设有关的一组图象样本值[IVS]的格式是444。还假设读取区域充分小以便于处理器[PRC]能够临时存储存在于读取区域中的全部原始值。在这样的情况中，Y、U、V和A输入值分别是在读取区域中的原始Y、U、V和A值的复制。实际上，处理器[PRC]复制在内部存储器中的读取区域直到涉及原始Y、U、V和A值。
如果有关的一组图象样本值[IVS]的格式不同于444，则处理器[PRC]变换格式。例如，假定一组图象样本值[IVS]的格式是422。在这样的情况中，处理器[PRC]实际上在两个临近的原始U值之间产生补充U值。还在两个临近的原始V值之间产生补充V值。格式422到444的转换由此包括在两个临近的原始U值之间的内插和在两个临近的原始V值之间的内插。如果一组图象样本值[IVS]的格式是420，处理器[PRC]执行在四个临近的原始U值之间的内插和在四个临近的原始V值之间的内插。
处理器[PRC]包括用于临时存储块输入值[IV]的内部存储器。这个内部存储器相对较小。如图6中所示的读取区域可以很大以至于内部存储器不能存储存在于读取区域中的全部原始值。在这样的情况中，处理器[PRC]实际上压缩值。处理器[PRC]计算N个连续的原始Y值的平均值以便于获得Y输入值，N是表示压缩因子的整数。如果必要，处理器压缩类似于原始U、V和A值的值。
处理器[PRC]可以必须变换格式并且同时压缩值。在这样的情况中，处理器[PRC]将前面描述的内插改作压缩因子(N)的函数。例如，假设压缩因子(N)是2并且在存储器[MEM]中的存储格式是422。在这样的情况中，处理器[PRC]不执行在两个原始值之间的内插。在一组图象样本值[IVS]中的原始U和V值的分辨率满足它等于通过原始Y值的压缩而获得的分辨率。
如果可能，处理器[PRC]从一个或者几个边界的定义中产生布尔输入值。如果有关的一组图象样本值包括原始S值，则处理器[PRC]还考虑在读取区域中的原始S值。
图7a、7b和7c以概念的方式图解说明布尔输入值的产生。每个解说明符合已经如图5中所示的那些的逆贴砖[ITL]。逆贴砖[ITL]覆盖有关的一组图象样本值的边界[EDGE]。矩形构成逆贴砖[ITL]。为了简化图，假定矩形框在出发空间中包括8×6的位置。
图7a图解说明从相关组图象样本值中建立的布尔值。一组图象样本值包括用于在边界[EDGE]上的位置的原始S值。调用原始S值构成可视化对象的形状的定义。图7a用虚线图解说明可视化对象的一部分轮廓。一组图象样本值不包括用于在边界[EDGE]以下的位置的原始S值。因此，在边界[EDGE]以下的布尔值具有不重要的值[x]。
图7b图解说明从一组图象样本值的边界[EDGE]中建立的布尔值。在边界[EDGE]以上的布尔值等于1(1)。它们指示有用于这些位置的原始值。相反，在边界[EDGE]以下的布尔值等于0(0)。它们指示没有用于这些位置的原始值。
图7c图解说明依据逻辑AND功能通过联合图7a和7b所获得的布尔值。这意味着如图7c中图解说明的布尔值是在图7a和图7b中具有相同位置的布尔值的AND组合的结果。如图7c中图解说明的布尔值表示布尔输入值。
图8a、8b和8c图解说明布尔输入值的另一个产生。这些图不显示逆贴砖因为，原则上，这些不起作用。假定矩形框不包括相关组的图象样本值的边界。换句话说，矩形框完全存在于相关组的图象样本值中。
图8a图解说明从相关组的图象样本值中建立的布尔值。一组图象样本值包括用于在矩形框中的全部位置的原始S值。再次调用这些原始S值构成可视化对象的形状的定义。图8a用虚线图解说明可视化对象的一部分轮廓。
图8b图解说明从一些边界定义中建立的布尔值。这些边界定义是根据3D图形元素的几何参数。有第一边界[EDGE1]、第二边界[EDGE2]和第三边界[EDGE3]。这些边界[EDGE]定义三角形[TRNGL]。在三角形[TRNGL]中的每个布尔值等于1(1)。在三角形[TRNGL]以外的每个布尔值等于0(0)。
图8c图解说明依据逻辑AND功能通过组合图8a和8b而获得的布尔值。这意味着如图8c中图解说明的布尔值是在图8a和图8b中具有相同位置的布尔值的AND组合的结果。如图8c中图解说明的布尔值表示布尔输入值。在这个实例中，通过与3D图形元素相关联的一些边界定义来修整用原始S值定义其形状的可视化对象。
现在将详细描述在合成步骤[COMP]中由处理器[PRC]执行的操作。在每个合成步骤[COMP]中，处理器[PRC]实际上扫描如图5中图解说明的在到达空间[ARR]中占据贴砖[TL]的区域。这个区域包括由整数的到达坐标(xa，ya)表征的几个位置。贴砖[TL]包括用于每个位置(xa，ya)的Y图象样本、U图象样本和V图象样本。对于每个位置(xa，ya)，处理器[PRC]建立Y贡献值、U贡献值、V贡献值、A贡献值和S贡献值。处理器[PRC]从相关块输入值[IV]中建立这些贡献值。
图9图解说明处理器[PRC]如何在到达空间[ARR]中建立用于位置(xa，ya)的Y贡献值。处理器[PRC]从有关位置的到达坐标(xa，ya)中计算偏转坐标(xd，yd)。通过将有关的逆几何变换[T-1]应用到到达坐标(xa，ya)上来获得偏转坐标(xd，yd)。到达坐标(xa，ya)是整数而偏转坐标(xd，yd)可以是有理数。这意味着偏转坐标(xd，yd)可以分解成整数部分(xd‘，yd‘)和分数部分(Δxd，Δyd)。下列关系适用(xd，yd)＝(xd‘，yd‘)+(Δxd，Δyd)，xd‘和yd‘是整数，Δxd和Δyd是0和1之间的有理数。
图9图解说明偏转坐标(xd，yd)构成滤波器核心[KRNL]的中心。如图9中图解说明的滤波器核心[KRNL]的尺寸是4×4的位置。滤波器核心[KRNL]存在于相关的块输入值[IV]中。这意味着滤波器核心[KRNL]通常包括16Y输入值。应该注意到一个或者多个Y输入值可以是无效的。调用布尔输入值指示哪些输入值是有效的，哪些是无效的。
处理器[PRC]在滤波器核心[KRNL]中建立有效Y输入值的加权组合。加权因子依靠偏转坐标(xd，yd)的分数部分(Δxd，Δyd)。加权组合构成Y贡献值[CV/Y]。处理器[PRC]依据相同的方法建立U、V和A贡献值。布尔贡献值通常是最接近滤波器核心[KRNL]中心的布尔输入值。布尔贡献值指示是否必须随后考虑U、V和A贡献值。
在如图6中图解说明的第一个合成步骤[COMP1]中，处理器[PRC]扫描如上文中所述的在到达空间中占据贴砖[TL]的区域。对于每个位置(xa，ya)，处理器[PRC]如参考图9所述的从第一块输入值中建立Y、U、V和A贡献值和布尔贡献值。
如果布尔贡献值指示Y、U、V和A贡献值是有效的，则处理器[PRC]分别建立Y、U和V贡献值和源于具有相同位置(xa，ya)的背景贴砖[BGTL]的Y、U和V背景样本的加权组合。这些加权组合的结果构成第一Y、U和V中间样本。A贡献值确定加权因子。如果布尔贡献值指示Y、U、V和A贡献值是无效的，则源于背景贴砖[BGTL]的Y、U和V背景样本构成第一Y、U和V中间样本。由此处理器[PRC]为每个位置(xa，ya)建立第一Y、U和V中间样本。在扫描操作的结尾处，一组第一Y、U和V中间样本构成如图6中图解说明的第一中间贴砖[PTL1]。
在如图6中图解说明的第二个合成步骤[COMP2]和第三个合成步骤[COMP3]中，处理器[PRC]基本上执行与如在上文所述的第一个合成步骤[COMP1]中相同的操作。在第二个合成步骤[COMP2]中，第二块输入值[IV2]取代第一块输入值[IV1]。第一中间贴砖[PTL1]取代背景贴砖[BGTL]并且由此第一中间样本取代背景样本。处理器[PRC]为每个位置(xa，ya)建立第二Y、U和V中间样本。在扫描操作的结尾处，第二Y、U、V中间样本构成如图6中图解说明的第二中间贴砖[PTL2]。
在第三个合成步骤[COMP3]中，第三块输入值[IV3]取代用在第一个合成步骤[COMP1]中的第一块输入值[IV1]。第二中间贴砖[PTL2]取代背景贴砖[BGTL]并且由此第二中间样本取代背景样本。处理器[PRC]为每个位置(xa，ya)建立Y、U和V图象样本。在扫描操作的结尾处，Y、U和V图象样本构成如图6中图解说明的贴砖[TL]。
图10图解说明处理器[PRC]。处理器[PRC]包括随机存取存储器[DMA]，初始化电路[CINIT]，两个对象存储器[OM]和合成电路[CCOMP]。更详细的，初始化电路[CINIT]包括形状样板[SF]，形状存储器[SM]，对象样板[OF]和内部控制电路[IML]。合成电路[CCOMP]包括几何变换电路[GT]，滤波器形状样板[FIF]，系数存储器[COM]，内插电路[IP]和混合电路[BL]和两个混和存储器[BLM]。靠近内部存储器[SM，OM1，OM2]的没有参考符号的方框表示存储器控制电路。
初始化电路[CINIT]执行如图6中图解说明的初始化步骤[NIT]。两个对象存储器[OM]用于临时存储如图6中所示的块输入值[IV]。处理器[PRC]在一个和另一个对象存储器[OM]中的地址和如图4中图解说明的在出发空间[DEP]中的位置(xd，yd)之间进行关联。合成电路[CCOMP]执行如图6中所示的合成步骤[COMP]。两个混和存储器[BLM]用于临时存储背景贴砖[BFTL]、第一中间贴砖[PTL1]、第二中间贴砖[PTL2]和贴砖[TL]。处理器[PRC]在一个和另一个混和存储器[BLM]中的地址和如图4中图解说明的在到达空间[ARR]中的位置(xa，ya)之间进行关联。
图11图解说明如图10中所示的内部控制电路[IML]的操作。内部控制电路[IML]从如图3中图解说明的控制器[CNTRL]中接收控制参数，控制参数定义矩形框[BBOX]。这个矩形框[BBOX]构成如参考图5所说明的有关的逆框[ITL]。
内部控制电路[IML]建立来自矩形框[BBOX]中的延伸的矩形框[EBBOX]和通过内插电路[IP]应用的滤波器核心[KRNL]。术语滤波器核心[KRNL]已经参考图9解释了。延伸的矩形框[EBBOX]包括通过在矩形框[BBOX]中移动置换滤波器核心[KRNL]的中心在核心中可以包括的全部值。
内部控制电路[IML]扩展到延伸的矩形框[EBBOX]以便于获得具有标准尺寸的对准的矩形框[MABOX]。对准的矩形框[MABOX]在出发空间中指定确定的区域。在水平和垂直维数中在这个区域中的位置数等于P和Q×在水平和垂直维度中块输入值的位置数，其中P和Q是整数。例如，假设输入块包括32×32位置。在这样的情况中，对准的矩形框[MABOX]可以在出发空间中指定包括例如32×32位置、32×64位置、64×32位置或者64×32位置的区域。因此朝着对准的矩形框[MABOX]的延伸的矩形框[EBBOX]的扩展利于如图10中所示的对象存储器[OM]的填充。
图12图解说明包括3D图形元素的表面的对准的矩形框[MABOX]。几何参数定义三角形表面。几何参数可以是例如三角形表面的角[V]的顶点的坐标。几何参数还定义三个边线第一边线[EL1]、第二边线[EL2]和第三边线[EL3]。边线[EL]将对准的矩形框[MABOX]分割成两部分不包括表面的一部分和包括表面的另一部分。
用纵坐标(xd)表征在出发空间中的线[LN]。在每条线上，有三个边线点第一边线点[P1]、第二边线点[P2]和第三边线点[P3]。第一边线点[P1]是通过线[LN]的纵坐标(xd)给定的第一边界线[EL1]的横坐标(xd)。第二边线点[P2]和第三边线点[P3]分别是通过线[LN]的垂直坐标(yd)给定的第二边界线[EL2]的横坐标(xd)和第三边界线[EL3]的横坐标(xd)。
形状样板[SF]实际上逐行扫描对准的矩形框[MABOX]。更详细的，形状样板[SF]逐片扫描线。片[SLC]是在水平维数中的一串M个连续位置。对于每片[SLC]，形状样板[SF]产生布尔输入值。形状样板[SM]用于临时存储布尔输入值。已经以概念的方式参考图7a到8c描述了布尔输入值的产生。已下将更加详细地加以描述。
对于每个不同片[SLC]，形状样板[SF]建立三串布尔值。形状样板[SF]建立来自第一边界线[EL1]的第一串布尔值(SER1)、来自第二边界线[EL2]的第二串布尔值(SER2)和来自第三边界线[EL3]的第三串布尔值(SER3)。串(SER)包括用于包括在片[SLC]中的每个位置的布尔值。已经说明了边界线[EL]将对准的矩形框[MABOX]分割成两部分。布尔值指示有关的位置是否在对准的矩形框[MABOX]的一个或者另一个部分中。
形状样板[SF]如下建立一串布尔值。形状样板[SF]计算在片[SLC]的左末端和有关的边界线点[P]之间的距离。这个距离在下文中将被称为左距离(Dist_L)。形状样板[SF]还计算在片[SLC]的右末端和有关的边界线点[P]之间的距离。这个距离在下文中将被称为右距离(Dist_R)。布尔值串(SER)是左距离和右距离的函数(F)SER＝F(Dist_L，Dist_R)。
如果左距离(Dist_L)和右距离(Dist_R)具有相同符号，则将通过相同的布尔值构成串(SER)。这意味着，随着符号的改变，将通过等于0(0)的布尔值或者等于1(1)的布尔值专门构成串(SER)。如果左距离(Dist_L)和右距离(Dist_R)具有相反的符号，则边界线点[P]实际上存在于有关的片[SLC]中。在这样的情况中，将通过等于0(0)的布尔值构成串(SER)的第一部分并且通过等于1(1)的布尔值构成第二部分，或者相反。一部分和另一部分的大小是左距离和右距离(Dist_L，Dist_R)的函数(F)。
函数(F)可以例如通过逻辑电路和包括表的存储器来实现。在这样的情况中，表包括不同串的可能的布尔值。地址选择电路选择包含所期望的布尔值串的表的单元作为左和右距离的函数。
下列方法允许左和右距离的简单计算。形状样板[SF]计算用于对准的矩形框[MABOX]的第一条线的三个边界线点[P1，P2，P3]。在这条线上的第一片的左末端位于横向参考坐标xd＝0上。因此，用于第一串布尔值的左距离等于第一边界线点(Dist_L/SER1＝P1)。用于第二串布尔值和第三串布尔值的左距离分别等于第二边界线点和第三边界线点(Dist_L/SER2＝P2；Dist_L/SER3＝P3)。对于线的其他片，用于一串的左距离(Dist_L)等于与前面片有关的用于相同串的右距离(Dist_R)。用于一串布尔值的右距离还等于用于相同串的左距离减去M(DistR＝Dist_L-M)，其中M是在片[SLC]中的位置数。
形状样板[SF]如下计算在第二条线上的一串布尔值的左距离(Dist_L)和右距离(Dist_R)和在其他线上的左距离和右距离。形状样板[SF]计算每个边界线[EL]的斜率的倒数。对于在线上的每串布尔值，形状样板[SF]选取在具有相同水平位置的前面的线上的一串布尔值的左距离(Dist_L)。随后，形状样板[SF]将斜率的倒数增加到这个左距离(Dist_L)上。这样计算的结果是在当前线上的一串布尔值的左距离(Dist_L)。用于一串布尔值的右距离总是等于用于相同串的左距离减去M(Dist_R＝Dist_L-M)。
图13图解说明形状样板[SF]的一些详细资料。形状样板[SF]包括列举为第一到第三发生器[GEN1，GEN2，GEN3]的三个布尔值串发生器[GEN]，列举为第一到第四寄存器[REGI1，REGI2，REGI3，REGI4]的四个输入寄存器[REGI]，逻辑AND电路[AND]和输出寄存器[REGO]和压缩或者收缩电路[SHRNK]。
第一布尔值串发生器[GEN1]产生用于来自第一边界线[EL1]的相关片[SLC]的第一串布尔值(SER1)。第二布尔值串发生器[GEN2]和第三布尔值串发生器[GEN3]分别产生用于来自第二边界线[EL2]和第三边界线[GEN3]的相关片[SLC]的第二串布尔值(SER2)和第三串布尔值(SER3)。调用3D图形元素的几何参数定义边界线[EL]。依据在上文中描述的方法执行串布尔值(SER)的产生。第一串布尔值(SER1)第二串布尔值(SER2)和第三串布尔值(SER3)分别放置在第一输入寄存器[REGI1]、第二输入寄存器[REGI2]和第三输入寄存器[REGI3]中。
第四输入寄存器[REGI4]用于存储源于相关组图象样本值的原始S值。每片[SLC]在如图12中所示的对准的矩形框[MABOX]中指定一串M位置。一串图象样本值可以包括用于每个位置的原始S值。在这样的情况中，形状样板[SF]将有关的M个原始S值写入第四输入寄存器[REGI4]。相反，在片[SLC]中可能有一个或者几个位置，其一组图象样本值不包括原始S值。至少片[SLC]的一部分实际上在这组图象样本值以外。在这样的情况中，形状样板[SF]将用于在这组输入样本值以外的每个位置的等于0(0)的布尔值写入第四输入寄存器[REGI4]。
如果该组不包括原始S值，则形状样板[SF]将用于在该组以内的每个位置的等于1(1)的布尔值和用于在该组以外的每个位置的等于0(0)的布尔值写入第四输入寄存器[REGI4]。形状样板[SF]以下列方式分辨位置在一组以内或者以外。在如图11中图解说明的对准的矩形框[MABOX]中的每个位置与存储器地址相关联。形状样板[SF]可以使用指示用于每组图象样本值的该组样本值所在存储器区域的表。形状样板[SF]由此检测与确定位置相关联的地址是在存储有关组的存储器的区域以内，或者是在这个区域以外。如果地址在区域以外，意味着位置在该组以外，则形状样板[SF]将等于0(0)的布尔值写入第四输入寄存器[REGI4]。
如图13中图解说明的逻辑AND电路[AND]依据逻辑AND功能组合输入寄存器[REGI]的各项内容。实际上，对于在输出寄存器[REGO]中的每个位置，逻辑AND电路[AND]在每个输入寄存器[REGI]中取出具有相同位置的布尔值并且将逻辑AND功能应用到这些布尔值上。输出寄存器[REGO]的内容构成一串总布尔输入值。
收缩电路[SHRNK]用来自在输出寄存器[REGO]中的总布尔输入值提供用于存储在形状存储器[SM]中的布尔输入值。已经说明了如图3中图解说明的控制器[CNTRL]可以定义压缩因子(N)。在这样的情况中，收缩电路[SHRNK]实际上将输出寄存器[REGO]分成N个连续的总布尔输入值的组。收缩电路[SHRNK]将AND功能应用到每组以便于获得布尔输入值。
例如，假设输出寄存器[REGO]在位置1、2、3和4处包括分别等于1、1、1和0的总布尔输入值。还假设压缩因子是2。在这样的情况中，收缩电路[SHRNK]将AND功能应用到在位置1和2处的总布尔输入值，导致等于1的布尔输入值。收缩电路[SHRNK]将AND功能应用到在位置3和4处的总布尔输入值，导致等于0的布尔输入值。如果没有压缩因子，收缩电路[SHRNK]例如在形状存储器[SM]中存储一串总布尔输入值。
图14a、14b、14c和14d图解说明形状样板[SF]的操作。每个图表示相当于对准的矩形框[MABOX]的空间。为了简化这些图，假定对准的矩形框[MABOX]包括8×8个位置。在图14a、14b和14c中分别复制已经如图12中图解说明的第一边界线[EL1]、第二边界线[EL2]和第三边界线[EL3]。这些边界线定义已经如图12中图解说明的表面。在图14d中复制这个表面。
图14a、14b和14c分别图解说明相对于对准的矩形框[MABOX]而产生的一组第一串布尔值、一组第二串布尔值和一组第三串布尔值。图14d图解说明通过将逻辑AND功能应用到如图14a、14b和14c中图解说明的组上而获得的结果。这个结果构成从其中通过执行压缩来建立输入值的总布尔输入值，如果必要的话。
将在下文中详细地描述如图10中图解说明的对象样板[OF]的操作。通过随机存取存储器[DMA]，对象样板[OF]在如图3中图解说明的存储器[MEM]中执行读取操作。这样的读取操作涉及存在于通过如图11中图解说明的对准的矩形框[MABOX]指定的出发空间的区域中的原始Y、U、V和A值。对象样板[OF]还在形状样板[SM]中执行读取操作。因此对象样板[OF]接收形状样板[SF]相对于如上文中所述的对准的矩形框[MABOX]已经产生的布尔输入值。
对象样板[OF]执行几个操作。首先，如果一组图象样本值的格式不是依据格式444，则对象样板[OF]实现格式的转换。第二，如果控制器[CNTRL]定义压缩因子(N)，则对象样板[OF]实现压缩。在这样的情况中，对象样板[OF]取N个临近原始值的平均值以便于获得输入值。第三，对象样板[OF]组合每个布尔输入值和具有相同位置的A输入值(不透明)。对象样板[OF]由此生成存储在相关对象存储器[OM]中的组合输入值。因此联合的输入值包括表示布尔输入值的位。其他位表示A输入值(不透明)。
图15图解说明在其中布尔输入值起到一定作用的格式的变换。图15图解说明对象样板[OF]接收的一些布尔输入值[BIV(i，j)…BIV(i+6，j)]和一些原始U值[UV(i，j)，UV(i＋2，j)，UV(i＋4，j)，UV(i+6，j)]。图15还图解说明对象样板[OF]写入相关的对象存储器[OM]的一些U输入值[UIV(i，j)…UIV(i+5，j)]。在括号之间的符号以偏转坐标(xd，yd)的形式表示有关值的位置。如果布尔输入值[BIV]等于1(1)，它指示具有相同位置的U输入值[UIV]是有效的。相反，如果布尔输入值[BV]等于0(0)，它指示具有相同位置的U输入值[UIV]是无效的。
图15图解说明对于确定的U输入值[UIV(i，j)，UIV(i+2，j)，UIV(i+4，j)]，存在具有对应位置的原始U值[UV(i，j)，UV(i，j+2)，UV(i，j+4)]。这些U输入值的每一个[UIV(i，j)，UIV(i+2，j)，UIV(i＋4，j)]是具有相同位置的原始U值[UV(i，j)，UV(i，j+2)，UV(i，j+4)]的字面的复制。
图15还图解说明确定的U输入值[UIV(i+1，j)，UIV(i+3，j)，UIV(i+5，j)]实际上填充在原始U值[UV(i，j)，UV(i，j+2)，UV(i，j+4)]之间的孔。孔可以存在于有效的原始U值[UV(i，j)，UV(i+2，j)]之间。在这样的情况中，通过在有关的两个原始U值[UV(i，j)，UV(i+2，j)]之间的内插来获得实际上填充这个孔的U输入值[UIV(i+1，j)]。相反，孔可以存在于有效的原始U值[UV(i+4，j)]和无效的原始U值[UV(i+6，j)]之间。在这样的情况中，实际上填充这个孔的U输入值[UIV(i+5，j)]是有效的原始U值[UV(i+4，J)]的字面的复制。这样做以便于U输入值[UIV(i+5，j)]不依赖于无效的原始U值[UV(i+6，j)]。
现在将更详细地描述如图10中所示的合成电路[CCOMP]地操作。几何变换电路[GT]扫描在到达空间中占有相关贴砖的区域。参考如图6中图解说明的合成步骤[COMP]在上文中已经描述了这个扫描。对于每个位置(xa，ya)，几何变换电路[GT]确定如参考图9在上文中说明的滤波器核心[KRNL]的位置。几何变换电路[GL]使得滤波器样板[FIF]在对象存储器中搜索在存在于滤波器核心[KRNL]中的M个输入值。几何变换电路[GT]还使得内插电路[IP]读取系数存储器[COM]中适当的滤波器系数。滤波器系数依赖于定义滤波器核心的中心的偏转坐标(xd，yd)的分数部分(Δxd，Δyd)。这样已经参考图9在上文中进行了说明。
如图10图解说明的滤波器样板[FIF]重新排列输入值以便于它们的位置符合滤波器系数。滤波器样板[FIF]还用根据有效的输入值的值取代全部无效的输入值。滤波器样板[FIF]由此防止无效的输入值提供给贴砖，否则将导致失真。调用包括在合成的输入值中的布尔输入值指示哪些输入值是有效和哪些无效。例如，滤波器样板[FIF]可以在滤波器核心中建立所有有效Y输入值的中值。随后，滤波器样板[FIF]用有效Y输入值的中值代替无效Y输入值。滤波器样板[FIF]执行用于U、V和A输入值的类似的操作。
如图10所示的内插电路[IP]包括两个多相滤波器用于Y、U和V输入值的第一多相滤波器和用于每一个包括A输入值和布尔输入值的合成的输入值的第二多相滤波器。每个滤波器包括4×4个抽头。每个抽头与滤波器系数和输入值相关联。第一多相滤波器建立通过滤波器样板[FIF]提供的输入值的加权组合。这个滤波器由此建立Y、U和V贡献值。第二多相滤波器在滤波器的核心中从合成的输入值中得到A贡献值和布尔贡献值。
混合电路[BL]选择用于合成贴砖的两个混和存储器[BLM1，BLM2]中的一个。因此在被选择的混和存储器[BLM1，BLM2]中临时存储如图6中所示的背景贴砖[BGTL]、中间贴砖[PTL]和贴砖[TL]。另一个混和存储器[BLM2，BLM1]将被选择用于合成下一个贴砖等。混和存储器[BLM1，BLM2]是两个端口的存储器。因此混合电路[BL]能够读出混和存储器的数据并且同时将数据写入相同的混和存储器中。
混合电路[BL]接收来自内插电路[P]的Y、U、V和A贡献值和用于合成的贴砖的每个位置(xa，ya)的布尔贡献值。混合电路[BL]将在被选择的混和存储器[BLM1，BLM2]中搜索具有相同位置(xa，ya)的Y、U和V样本。
混合电路[BL]通过布尔贡献值来检验Y、U、V和A贡献值是有效或者无效。如果Y、U、V和A贡献值有效，则混合电路[BL]分别建立源于被选择的混和存储器[BLM1，BLM2]的具有Y、U和V样本的Y、U和V贡献值的加权组合。A贡献值确定加权因子。这些加权组合的结果构成新的Y、U和V样本。混合电路[BL]将这些新的样本写入被选择的混合存储器[BLM1，BLM2]。如果Y、U、V和A贡献值是无效的，则混合电路[BL]在此前读取样本的被选择的混和存储器[BLM2，BLM1]中重写Y，U和V样本。在这样的情况中，新的Y、U和V样本分别等于老的Y、U和V样本。
图16以表格的方式图解说明如图10中所示的处理器[PRC]的操作。表格的行表示列举为Pth到p+5th的大旋回[MC(p)-MC(p+5)]。大旋回是包括确定的时钟循环数的时间间隔。表格的列表示用于产生贴砖的不同步骤。已经参考图6描述了初始化步骤[INIT]和合成步骤[COMP]。图16还图解说明加速步骤[EXP]。
图16图解说明两个贴砖的产生一个qth贴砖[TL(q)]和一个q+1th贴砖[TL(q+1)]。处理器[PRC]产生来自第一组图象样本值[SV1]和第二组图象样本值[SV2]中这些贴砖的每一个。
在pth大旋回[MC(p)]中，初始化电路[CINIT]产生用于来自第一组图象样本值[SV1]的qth贴砖[IV1(q)]的第一块输入值。在第一对象存储器[OM1]中存储这个块[IV1(q)]。同时，合成电路[CCOMP]在第一混和存储器[BLM1]中放置用于qth贴砖[BGTL(q)]的背景样本。
在p+1th大旋回[MC(p+1)]中，初始化电路[CINIT]产生用于来自第二组图象样本值[SV2]的qth贴砖[IV2(q)]的第二块输入值。在第二对象存储器[OM2]中存储这个块[IV2(q)]。同时，合成电路[CCOMP]读取用于第一对象存储器[OM1]的qth贴砖[IV1(q)]的第一块输入值并且从这个块中产生贡献值。合成电路[CCOMP]结合贡献值和用于qth贴砖[BGTL(q)]的背景样本用来形成用于qth贴砖[PTL(q)]的中间图象样本值。在第一混和存储器[BLM1]中存储这些中间图象样本值[PTL(q)]。
在p+2th大旋回[MC(p+2)]中，初始化电路[CINIT]生成用于来自第一组图象样本值[SV1]的q+1th贴砖[IV1(q+1)]的第一块输入值。在第一对象存储器[OM1]中存储这个块[IV1(q+1)]。同时，合成电路[CCOMP]读取用于第二对象存储器[OM2]的qth贴砖[IV2(q)]的第二块输入值并且从这个块中产生贡献值。合成电路[CCOMP]组合贡献值和存储在第一混和存储器[BLM1]中的用于qth贴砖[PTL(q)]的中间样本。合成电路[CCOMP]由此产生用于qth贴砖[TL(q)]的图象样本。它在第一混和存储器[BLM1]中存储图象样本。第一混和存储器[BLM1]由此包括在p+2th大旋回[MC(p+2)]结尾处的qth贴砖[TL(q)]。最后，合成电路[CCOMP]在第二混和存储器[BLM2]中放置用于q+1th贴砖[BGTL(q+1)]的背景样本。
在p+3th大旋回[MC(p+3)]中，初始化电路[CINT]生成用于来自第二组图象样本值[SV2]的q+1th贴砖[IV2(q+1)]的第二块输入值。在第二对象存储器[OM2]中存储这个块[IV2(q+1)]。同时，合成电路[CCOMP]读取用于第一对象存储器[OM21的q+1th贴砖[IV1(q+1)]的第一块输入值并且从这个块中产生贡献值。合成电路[CCOMP]组合贡献值和用于q+1th贴砖[BGTL(q+1)]的背景样本用来形成用于q+1th贴砖[PTL(q+1)]的中间样本。在第二混和存储器[BLM2]中存储这些中间图象样本。处理器[PRC]将第一混和存储器[BLM1]的qth贴砖[TL(q)]传送到如图3中所示的存储器[MEM]。
在p+4th大旋回[MC(p+4)]中，初始化电路[CINIT]读取用于第二对象存储器[OM2]的q+1th贴砖[IV2(q+1)]的第二块输入值并且从这个块中产生贡献值。合成电路[CCOMP]组合贡献值和存储在第二混和存储器[BLM2]中的用于q+1th贴砖[PTL(q+1)]的中间样本。合成电路[CCOMP]由此产生用于q+1th贴砖[TL(q+1)]的图象样本。它在第二混和存储器[BLM2]中存储图象样本。第二混和存储器[BLM2]由此包括在p+4th大旋回[MC(p+4)]结尾处的q+1th贴砖[TL(q+1)]。在p+5th大旋回[MC(p+5)]中，处理器[PRC]将第二混和存储器[BLM2]的q+1th贴砖[TL(q+！)]传送到如图3中所示的存储器[MEM]。
在单个大旋回中，处理器[PRC]由此能够执行三个不同步骤初始化步骤[INIT]，合成[COMP]和加速[EXP]。第一个对象存储器[OM1]和第二个对象存储器[OM2]以触发模式在大旋回[MC]的节奏中进行操作。在确定的大旋回中，两个存储器中的一个是数据的接收器，而另一个是数据的发送器。原则上，在每个大旋回中任务是相反的。第一混和存储器[BLM1]和第二混和存储器[BLM2]也以触发模式但是在贴砖[TL]的节奏中进行操作。处理器[PRC]使用两个存储器中的一个用来合成确定的贴砖并且使用另一个用来合成随后的贴砖。
在上文中参考图3到16所述的图像合成设备是实现如图1和2中所示的特征的实例。特别是图7a、7b和7c图解说明布尔输入值的产生，如果位置在一组图象样本值以外，则布尔输入值具有在出发空间中的确定的位置并且将具有相同位置的其他值指定为无效。
上面参考不同的图的描述是图解说明而不是限制本发明。很明显有许多在附加的权利要求书的范围中的备选方案。在这方面，将在最后进行一些说明。
依据本发明有许多合成图象的方法。如图3中所示的设备通过连续地产生贴砖来合成图象。原则上，也有可能例如在一个操作中合成图象。如果如图10中所示的处理器的内部存储器[SM，OM，BLM]足够大，则这是可能的。
依靠硬件或者软件或者两者的组合的项目，有许多实现功能的方法。在这方面，图是非常概略的并且每个图只表示一个实施例。尽管图以分块的形式显示不同的功能，但它根本不排除单项硬件或者软件执行一些功能的事实。这样也不排除能够通过一组硬件或者软件执行功能的事实。
如图10所示的处理器包括，例如，相互结合产生贴砖的不同块。原则上，有可能通过适当的可程式化的计算机电路来实现这些块。包含在编程存储器中的一组指令可以使计算机电路执行在上文中参考图3到16所描述的不同操作。可以通过读取像磁盘这样的包括一组指令的数据载体来将这组指令加载到编程存储器中。可以通过像因特网这样的通信网络来执行读取操作。在这样的情况中，功能提供设置感兴趣的那些处理的一组指令。
将以非限制的方式解释在权利要求中括号之间的非参考符号。动词“comprise”的使用和它的共轭性不排除在权利要求中声明的那些以外的元素和步骤的存在。在元素或者步骤冠词前面的“a”或者“an”的使用不排除多个这些元素和步骤的存在。
权利要求
1.合成图象[IM]的方法，方法包括依据几何变换[T]将一组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]的步骤，方法包括步骤通过将逆几何变换[T-1]应用到覆盖一组图象样本的在到达空间[TL]中的区域上来计算在出发空间[ITL]中的区域；建立用在出发空间[ITL]中的区域的一组输入值[IV]，一组输入值[IV]包括布尔输入值[BV]，如果位置在一组图象样本值以外，则布尔输入值具有在出发空间中的确定的位置(xd，yd)并且将具有相同位置的其他值指定为无效；从一组输入值[IV]合成一组图象样本[TL]，布尔值[BV]防止被指定为无效的输入值提供给图象样本。
2.用于合成图象[IM]的设备，合成包括依据几何变换[T]将一组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]的步骤，设备被安排执行步骤通过将逆几何变换[T-1]应用到覆盖一组图象样本的在到达空间[TL]中的区域上来计算在出发空间[ITL]中的区域；建立用在出发空间[ITL]中的区域的一组输入值[IV]，一组输入值[IV]包括布尔输入值[BV]，如果位置在一组图象样本值以外，则布尔输入值具有在出发空间中的确定的位置(xd，yd)并且将具有相同位置的其他值指定为无效；从一组输入值[IV]合成一组图象样本[ITL]，布尔值[BV]防止被指定为无效的输入值提供给图象样本。
3.用于图象合成设备的计算机程序产品，计算机程序产品包括一组指令，当被加载到图象合成设备的时候，它通过执行下列步骤使得设备依据几何变换[T]将一组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]通过将逆几何变换[T-1]应用到覆盖一组图象样本的在到达空间[TL]中的区域上来计算在出发空间[ITL]中的区域；建立用于在出发空间[ITL]中的区域的一组输入值[IV]，一组输入值[IV]包括布尔输入值[BV]，如果位置在一组图象样本值以外，则布尔输入值具有在出发空间中的确定的位置(xd，yd)并且将具有相同位置的其他值指定为无效；从一组输入值[IV]合成一组图象样本[TL]，布尔值[BV]防止被指定为无效的输入值提供给图象样本。
全文摘要
图象[IM]的合成包括依据几何变换[T]将一组图象样本值[SV]从出发空间[DEP]映射[MAP]到到达空间[ARR]的步骤。通过将逆几何变换[T
文档编号G06T15/00GK1362695SQ0114567
公开日2002年8月7日 申请日期2001年12月24日 优先权日2000年12月28日
发明者A·拉法格, L·恩古芸－福克, J·塔拉伊萨特, J·戈伯特 申请人:皇家菲利浦电子有限公司