专利名称：比二进制计算机速度至少翻倍的二进制小孔倒像制计算机的制作方法
技术领域：
本发明比二进制计算机速度至少翻倍的二进制小孔倒像制计算机，其是涉及一种制造新型超速计算机的原理和技术。确切的说，是涉及区别于二进制计算机的可仍用二值数字逻辑元件制造的，真正有原码意义下的包含减法器、除法器的运算器的是跟二进制互为光学小孔成倒像的一种新型计数制的超速计算机的制造原理和技术。更确切的说，是涉及当采用跟制造现有一切二进制计算机同样的软硬件提速措施所制成的新计算机，其不但作减法跟做加法速度至少一样快，更使得做除法跟作乘法速度至少一样快，从而总运算速度至少比原二进制机要快一倍以上的新型超速计算机的制造原理和技术。
现有技术中，不管是电子管的、晶体管的、集成电路的、超大规模集成电路的这前四代的巨(或小或微或PC)型的所有计算机，均没有真正只采用原码意义下制成的减法器。作减法特别是作除法均是采用补码或反码结构去间接用加法去完成的。这是因为现有一切计算机是采用二进制去完成四则运算的。而二进制和十进制一样，在当位减不够减使差是负的，必须向临位高位借，邻高位借不到又需逐级向更高临位去借位，使被借及以下各低位均要变值后才能完成当位的减的过程，这太复杂了。所以现有一切计算机的运算器设计时，通通不是采用这种直接用原码去向高位借位去完成减法的技术去设计，是被迫采用先把减数的原码变成反码或补码后去跟被减数相加得出结果后再恢复成原码，或者把减数的原码加到被减数上去恢复原当位被减数之后使此当位被减数再左移一位后重新启动减法的过程，作除法的过程必然要采用大量的此种复杂过程。这样不但要保留出单元给减法的原码结构作储存占用，也要有变原码减数为反码或补码的结构，并且还要留出单元给这种补码或反码结构作储存占用。这说明现有一切二进制计算机，为了作减法和除法使运算器的结构复杂了，最重要的是，做减法的速度当然要比做加法的速度平均要快上一倍之多，特别是作除法的速度因需作大量减法才能完成造成至少比作乘法的速度慢上一倍以上。
现有技术中，有使在触发器设计上采用多触发头并行的技术，以及采用数量极多的，多到高达500台到一千台以上的处理器并行连接的技术，配上数学上的并行算法相结合，再配上高速传输数字电路的技术，这样就以把没有前因后果的有关运算，尽量提前作并行计算去达到节省运算时间去实现提高计算机整体的运算速度。可是这种技术虽实现巨型机提速(如横滨的四个网球场大投资35亿美元35万亿次/秒，NEC公司的36万亿次/秒，CRAY公司的X1机52万亿次/秒，美国用于核试验的ASCI White机12.5万亿次/秒，美国2003年开始工作的100万亿次/秒的ASCIPurple机，IBM公司计划投2.9亿美元于2005年制造Blue Gene/l的单台机360万亿次/秒和双台相互连接机的460万亿次/秒及中国目前的1万亿次/秒机)的目的，但不能使单台普通计算机特别是使单台PC机提高运算速度。
现有待实现技术中，有日本文部省确定了开发利用光技术等把多个大型计算机及个人电脑连接起来，预定设置多个网格上的入口以便为下一代半导体、高密度电子元件、蛋白质的结构分析等11个领域的研究等提供通道的“网格式超大型电子计算机”。而美国和欧洲也相继提出了要实施这一计划，想一举开发出世界上运算速度最快的电子计算机，可是这种网格式技术仍不适用于提高单台小型机或单台微机或单台PC机的运算速度。
本发明的目的是可以不采用反码和补码结构，而直接采用原码去设计计算机CPU的运算器，以使新计算机的运算速度至少比传统的巨(或小或微或PC)型计算机运算速度快上至少一倍以上。
本发明是这样实现的由万金华矛盾共同体展开法技术，即由“在任何特殊的系统(不管是自然界系统、社会界系统、精神界系统、肉体系统、自然和社会混合系统)内，对该系统内存在的相异的甚至互为矛盾或互为对抗的诸方，使其任何一方均按照同时包含该系统内事物的所有相异的诸方去展开表现出来，则该系统内事物的任何方跟相异诸他方间的交往联系方式，相处方式，转化方式，交斗方式均达到了高度的统一”的技术，知道只要把常规的M≥2值多项式计数制即M≥2进位制中表示的数要么正要么负的绝对分明状态改变成“任何实数均是正负数的代数和”去用一种新计数制去表示，就不再需要单独的表示正和负的符号位就可直接表示任何正负数了，那在这种计数制中，加减乘除的运算法则就可能达到高度的统一；且由万金华破译出(其是区别于文艺复兴起盛兴的西方科学传统是直接把“物理空间”量化投影成“数学空间”)的失传了七千年的伏羲“仰则观象于天，俯则观法于地，观鸟兽之文与地之宜，近取诸身，远取诸物”的观天察地先把“物理空间”模拟投影成“象形(仿真)符号空间”后再量化投影成抽象的“数学空间”画出河图、洛书、八卦的技术，知道M≥2进制的光学小孔成倒像正好是符合表示“任何实数均是正负数的代数和”的一种新型计数制；再由万金华破译出的失传了三千多年的构造《周易》经文的六十四个一级，八个二级，四个三级，一个五级，一个零级共八十个“双螺旋结构”的《周易》密码技术，指出所需的可表示“任何实数均是正负数的代数和”的相对论型新计数制，最好是每相邻位数是均匀交错地实际分别表示正负数时更能充分发挥“双螺旋结构”带来的优越性。
事实上，对任何实数Y，令M≤-2为整数，则有Y＝∑yiMi，0≤yi≤|M|-1，yi为非负整数-m≤i≤n简写成Y=ynyn-1......y1y0.y-1y-2......y-m(yi为当位系数)yi＝M·{Y/Mi+1}-{Y/Mi}＝[Y/Mi]-M[Y/Mi+1]有递推关系K0＝yyi＝Ki-M[Ki/M]Ki＝(Ki-1-yi-1)/M其中虽然y2i≥0，y2i+1≥0。但其所表数的实际分别为y2i(-M)2i＝y2i(M)2i≥0y2i-1(-M)2i+1＝-y2iM2i+1≤0，Y＝ΣyiMi＝Σy2i|M|2i-Σ|M|2i+1，这表明M≤-2为基底的多项项计数制Y＝ΣyiMi＝ynyn-1......y1y0.y-1y-2......y-m是相临各位均匀正负交错的多项式计数制，简称为“M≤-2”进位制。(当然，当相临各位是正负交错，但并不均匀交错地多项式计数制，当均以M≤-2为基底时，其计数制是无穷的，而我们这里只取均匀交错地这一种)本发明是选择了M＝-2的“负二进制”作为新型计算机用计数制。
在“负二进制中”，任何实数均可唯一表示。且不需要表示正负数的符号。四则运算在“负二进制”中得到了高度统一加法(或减法)既可以用加法(或减法)法则完成，又可以用减法(或加法)法则完成。作减法时不管够减不够减是照减，不够时不但不向高位借位反而向高位进位，这跟作加法只有进位一样。同样的作除法时，不管够除不够除是照除，根本不再需要恢复当位原被除数这种复杂的过程去完成除法过程。作减法的速度至少跟作加法的速度一样快，作除法的速度至少跟作乘法的速度一样快。
在负二进制中，加法法则是0 0 1 1 1 11 1111 0+0 ，+1 ，+0， +1 ， +11 ，+ 1 ， +11 ，+0 ，+11．---- ---- ---- ---- -------- ---- ---- ----0 1 1 110 0 0 10 11 11减法法则是0 0 1 11 11 11 11 0-0 ， -1 ， -0，-1 ， -11 ， - 1，-11 ， - 0 ， -11．---- ---------------- ---- ------------0 11 1 0 110 10 0 111乘法法则0 011 111 11 11 0x0 ，x1 ， x0， x1 ，x11 ， x 1，x11 ，x 0 ，x11．---- ---- ---- ---- ---- ---- -------- ----0 001 11111 0 0除法法则-2/3+L≤A/B≤L+1/3(A为被除数，B为除数，L为整数)被除数是除数的1/3倍，商上；1，被除数是除数的-2/3倍商上“-1＝11”。(1/3=0.0·1·,-2/3=0.1·0·)]]>简称为加法时逢正2进负1(1+1＝110，11＝-1)。
逢负2进正1(11+11＝10，11＝-1)。
减法时零减1在当位得1，且向高临位进1。(0-1＝11)，(零减1得进1)。
零减负1在当位得1，但不进位(0-11＝1)，(零减11得1)。
除法时被除数满1/3倍除数时商上1。(根据是在负二进制中1/3=0.0·1·]]>)(其是被除数“减去”除数时得“正商”的根据)被除数满-2/3倍除数时商上“负1”＝11。(根据是在负二进制中-2/3=0.1·0·]]>)(其是被除数“加上”除数时得“负商”的根据)当A/B≥1/3就使商得1，或当A/B≤-2/3时就使商得-1＝11。
就称为“赢除法”当-2/3＜A/B＜1/3时使商得1或-1＝11。
就称为“亏除法”乘法时1XA相当于多位的A的每位跟1进行“逻辑与”运算。
11XA＝-1XA相应于0-A或左移一位与本身相加，实际是使A变号。
变号时把A变成-A可用0-A，或11XA，或把A左移一位与本身相加。
移位向左(高位)位移一位，扩大“负2”＝10倍向右(低位)位移一位，缩小“负2”＝10倍。
本发明根据“负二进制”特点，在字长设计中，可以象二进制情形时一样在阶码和尾数上均可仍保留有表示正负数的符号位，也可均完全取消这符号位。例如在总字长设计成k+I位(一般是4位，8位，16位，32位，64位等2n位时)，使阶码设计成I位。由于在“负二进制”中的小数共有四种形式00.xx......x 为I型数 “X”可为“0”，也可为“1”01.xx......x 为II型数10.xx......x 为III型数11.xx......x 为IV型数这样字长中的尾数这小数部分因有1/3=0.0·1·,]]>-2/3=0.1·0·,]]>-1＝11，-2＝10，1＝1，0＝0负二进制表示，故就有-2/3＜I型数＜1/31/3＝1-2/3＜II型数＜1+1/3＝4/3-8/3＝-2-2/3＜III型数＜-2+1/3＝-5/3-5/3＝-1-1/3＜IV型数＜-1+1/3＝-2/3由此，可根据“负二进制”特点，对负二进制的浮点数A＝(-2)a(N)·A(M)规定I、II、III、IV型规格化数的K位A(M)尾数(15)分别为A(M)＝00.1xx......x.
A(M)＝01.1xx......x.
A(M)＝11.1xx......x.
A(M)＝10.1xx......x.
其中小数点左为二位整数部分(1-2)，小数点右边部分(k-2)而i位阶码(1-1)例当i＝7时，因-42＝0101010(-2)，85(10)＝1010101(-2)∴-42≤a(N)≤85因此在总字长(1)为k+i位时(a(N)为i位，A(M)为k位)，则在“负二进制”字长(1)中A＝(-2)a(N)·A(M)为范围为±2-(k-1)∽±(2k-2→2-1)
具体地当含αk-2＝(2-2-k+2)/2，βk-2＝(1-2-2k+4)/3时，I型规格化数A表示范围为表示正数时，(-2)-k+4(-αk-2)≤A≤(-2)k-3·βk-2表示负数时，(-2)-k+3(-αk-2)≤A≤(-2)k-2·βk-1A可最多左移k-2位，A可最多右移k-3位；II型规格化数A表示范围为表示正数时，(-2)-k+3(1-αk-2)≤A≤(-2)k-3·(1+βk-2)表示负数时，(-2)-k+2(1-αk-2)≤A≤(-2)k-2·(1+βk-2)A可最多左移k-2位，A可最多右移k-2位；III型规格化数A表示范围为表示正数时，(-2)-k+2(-1-αk-2)≤A≤(-2)k-2·(-1+βk-2)表示负数时，(-2)-k+1(-1-αk-2)≤A≤(-2)k-23(-1+βk-2)A可最多左移k-2位，A可最多右移k-1位；IV型规格化数A表示范围为表示正数时，(-2)-k+2(-2-αk-2)≤A≤(-2)k-2·(-2+βk-2)表示负数时，(-2)-k+1(-2-αk-2)≤A≤(-2)k-3·(-2+βk-2)A可最多左移k-2位，A可最多右移k-1位；本发明根据“负二进制”的特点和布尔二值逻辑及二值数字门电路设计出负二进制的加法器(21)、减法器(25)、乘法器(27)、除法器(28)。而为了对比“负二进制”运算器的优越性及其跟“二进制”运算期及“M≥2进制”运算器在数字逻辑电路上的兼容性，也给出了“二进制”加法器(21)、由布尔型三值逻辑构造的“三进制加法器(22)”、“负二进制”加法器(24)、“负三进制”减法器(26)来。从开关函数及数字逻辑电路上看，知道“负二进制”的加法器和减法器在结构形式上，完全跟“二进制”的加法器的结构形成，以及“三进制”的加法器和“负三进制”的加法器和减法器的在结构形式上是惊人的相似和互相兼容。
图1(1)为k+i位总字长结构图。
(1-1)为I位阶码a(N)结构图。各位分别γ1→γi。其中无符号位。i最宜为奇数，但也为偶。
(1-2)为尾数中2位整数部分结构图。各位分别为t1，t2。
(1-4)为k位尾数A(M)结构图。各位分别为t1→tk、其中无符号位(1-3)为尾数中小数点右边的k-2位结构图。各位分别为t3→tk(2)为k+i位总字长中每位顺序编号结构图。各位分别t1→tk+i(3)为I型规格化数结构图。其中t1＝ti+1＝t2＝t1+2＝0(4)为II型规格化数结构图。其中t1＝ti+1＝0，t2＝ti+2＝1(5)为III型规格化数结构图。其中t1＝ti+1＝1，t2＝ti+2＝0(6)为IV型规格化数结构图。其中t1＝ti+1＝t2＝ti+2＝1(7)为I型规格化数A图。A可为图(二)中加数A，或为图(三)中加数A，或为图(四)中被减数A，或为图(五)中被乘数A，或为图(六)中被除数A。
(8)为I型规格化数B图。B可为图(二)中加数B，或为图(三)中加数B，或为图(四)中减数B，或为图(五)中乘数B，或为图(六)中除数B。
(9)单位整数L1＝1结构图。即(2)中ti+2＝1，其他ti＝0。
(10)单位整数L2＝-1＝11结构图。即(2)中ti+1＝ti+2，其他ti＝0(11)计数器<i>结构图。
(12)尾数寄存器E1结构图。即图(六)中E1，其为k位。
(13)尾数寄存器E2结构图。即图(六)中E2，其为k位。
(14)运算结果尾数F(M)结构图。
(15)数A的K位尾数A(M)结构图。
(16)数B的K位尾数B(M)结构图。
(17)中间结果K位尾数A；寄存器结构图。
(18)数A的i位阶码a(M)结构图。
(19)数B的i位阶码b(M)结构图。
(20)运算结果的i位阶码f(N)结构图。
图2二进制和三进制加法器开关函数线路图。
(21)二进制加法器开关函数线路图。
H(x，y)＝x·y为“与门”1·1＝1，1·x＝x，0·x＝0；σ(x，y)＝x·y+x·y为“异或门”ō＝1，ī＝0，1+x＝1，0+x＝x；σN为半和，hN+1为半进位，∑N为全和，HN+1为全进位；A2，BN为加数A，B的尾数的第N位，(22)三进制加法器开关函数线路图。
H(x,y)=[(x·y-)Δ0]+[(x=·y)Δ0]+[(x=·y=)Δ0]]]>为三值“与门”。
其中o·x＝0，1·x＝x，x·x＝x，ō＝1，2+x＝x，0+x＝x，x+x＝x，ī＝2，1Δx＝1，2Δx＝x，xΔx＝x，2＝0；σ(x,y)=(xΔo)·y‾+(x‾Δo)·y+(x=Δo)·y‾]]>为三值“异或门”。
σN为半和，hN+1为半进位，∑N为全和，hN+1为全进位；AN，BN分别为加数A，B的尾数的第N位。
图3负二进制和负三进制加法器开关函数线路图。
(23)负二进制加法器开关函数线路图σN为半和，pN+1为半邻位进位，hN+1为半隔位进位，∑N为全和，PN+1为全邻位进位，HN+1为全隔位进位；(24)负三进制加法器开关函数线路图σN为半和，pN+1为半邻位进位，hN+1为半隔位进位，∑N为全和，PN+1为全邻位进位，HN+1为全隔位进位；图4负二进制和负三进制减发器开关函数线路图。
(25)负二进制减法器开关函数线路图σN为半差，pN+1为半邻位进位，hN+1为半隔位进位，∑N为全和，PN+1为全邻位进位，HN+1为全隔位进位；(26)负三进制减法器开关函数线路图σN为半差，pN+1为半邻位进位，hN+1为半隔位进位，∑N为全和，PN+1为全邻位进位，HN+1为全隔位进位；图5负二进制乘法器线路图结构图。
A，B为乘数，按I型规格化处理，用总字长k+I位表示。
A＝(-2)a(N)·A(M)，B＝(-2)b(N)·B(M)，f(N)＝a(N)+b(N)，F(M)＝A(M)·B(M)，A·B＝(-2)f(N)·F(M)此结果未最后作规格化处理。
(-2)f(N)·F(M)→Ω表最后结果。
由于用到11×11＝1，在线路设计中就二位二位地进行乘后再累加，比二进制的乘法要诀。其所用代码跟(1)相同。
图6负二进制除法器线路结构图。
对被除数A，除数B按I型规格化处理。用总字长k+I位表示。
本除法器是一种“赢亏混合”法进行除法过程的。其作除法的速度至少跟作乘法的速度一样快。不够除照除，不需象二进制除法器中需恢复当位被除数的复杂过程。其所用代码跟(1)相同。
图7负二进制四则运算运算法则高度统一例图。
(29)加法乘减法运算法则高度统一例图。减法不够减不再借位，而只有进位。
(30)除法跟加法及减法运算法则高度统一例图。除法不够除照除，不需要再恢复当位被除数的复杂过程。
图8(30-1)用被除数减去除数得正商例图。
(30-2)用被除数加上除数得负商例图。
由于本发明有原码意义下的减法器，省去反码和补码结构以外，不够减照减反而象加法一样是向高位进位，除法不够除时照除，不需要恢复当位被除数的复杂过程，字长设计中由于负二进制数不要设正负符号位而也同样省去阶码和尾数的符号位。这样，负二进制计算机不但结构上得到了一定的简化，而且运算速度比传统二进制的单台计算机在采用同样的提速的软硬件措施制造的条件，要至少快一倍。而在设计中，也可同时保留二进制的运算器，也可去掉二进制的运算器，但均要新增负二进制运算器，设计出来后，把其当成“黑箱”，使其跟控制器的接口引出来跟控制器连上，就成为“负二进制计算机”或“二进制与负二进制混合型计算机。”本发明的技术可以应用到巨型或小单台计算机上使运算速度至少提高一倍以上，应用在DNA计算机、分子计算机、光子计算机、量子计算机上意义重大，应用在气象在预报、地震预报、经济预测、导弹和反导弹的弹上计算机及弹的地面控制计算上的意义更重大。
权利要求
1.一种比二进制计算机速度至少翻倍的二进制小孔倒像制计算机，是使相应型计算机的CPU中运算器更换(或新增)成新的是使用由“万金华矛盾共同体展开法”技术和是使用由万金华破译出(其是区别于文艺复兴起盛兴的西方科学传统是直接把“物理空间”量化投影成“数学空间”)的失传了七千年的伏羲“仰则观象于天，俯则观法于地，观鸟兽之文与地之宜，近取诸身，远取诸物”的观天察地先把“物理空间”模拟投影成“象形(仿真)符号空间”后再量化投影成抽象的“数字空间”画出河图、洛书、八卦的技术及是使用由万金华破译出的失传了三千多年的构造《周易》经文的由16个“周易碱基”构成64个“周易碱易对”和六十四个一级、八个二级、四个三级、二个四级、一个五级、一个零级共八十个“双螺旋结构”的《周易》密码技术所构造出的一种跟二进制互为光学小孔成倒像的基底为(-2)的多项式计数制的正负交错相对论型新数制为基础制成的运算器，其特征在于这种负二进制运算器仍然用二值数字逻辑元件去设计制造，且完全可以抛弃(虽然也可同时仍保留)掉补码和反码结构而只用原码结构去设计运算器，该运算器的字长(1)设计中阶码(1-1)和尾数部分(1-4)均可(也可仍保留)不再设置符号位；运算器不但有原码结构的加法器(23)，有原码结构的乘法器(27)；重要的是具有不够减照减，反而象作加法一样向高位进位，再不要恢复当位被减数的过程就完成减法，具有作减法速度至少跟作加法速度一样快的完全是原码意义下的减法器(25)；更重要是具有不够除照除，再不要恢复当位被除数就完成除法，被除数减去除数得正商，被除数加上除数得负商，作除法的速度至少跟作乘法一样快的完成是原码意义下的除法器(28)，采用同样提速的软硬件措施制造，单台新型计算机运算速度至少比传统单台计算机运算速度快一倍以上。
2.根据权利要求，比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的跟二进制互为光学成倒像的“负二进制”所根据的“万金华矛盾共同体展开法”技术，是为“在任何特殊系统(不管是自然界系统、社会界系统、精神界系统、肉体系统、自然和社会混合系统)内，对该系统内所存在着的相异的甚至互为矛盾的或互为对抗的诸方，使其任何一方均按照同时包含该系统内事物的所有相异的诸方去展开表现出来，则该系统内事物的任何一方跟相异诸他方间的交往联系方式、相处方式、转化方式、交斗方式就达到了高度的统一”。在这里所指的是，区别于传统的把数分成要正绝对正要负绝对负的分类法，是依据一切数均是正负数的代数和去表示数，这样数间的加减乘除运算法则就统一了，减法跟加法一样，只有进位，没有向高位进位了。具体的是把实数Y，在基底为(-2)的多项式计数制的“负二进制”中展开有唯一的表示Y＝∑yi(-2)i，0≤yi≤|-2|-1＝1，即yi取0或1，-m≤i≤n简写成Y＝ynyn-1......y1y0.y-1y-2，.....y-m
3.根据
权利要求
比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的字长(1)是可以设计成阶码(1-1)和尾数(1-4)均不再(也可以仍旧)设置表示正负的符号位，在总字长(1)中的阶码(1-1)占i位(即r1，r2，......，ri位)，尾数(1-4)占K位(即t1，t2，......，tk位)，且在尾数(1-4)中设置2位(t1，t2)为尾数的整数部分(1-2)，和尾数的小数点右边的小数部分(1-3)为k-2位。i为奇数为宜，偶数也行。
4.根据
权利要求
比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的减法器(25)，是采用“负二进制”进行演算和仍采用传统标准二值数字逻辑元器件和门电路去设计的。负二进制减法器(25)的开关函数电子线路结构其半减器为半差σN＝σ(AN，BN)＝AN·BN+AN·BN(即为普通二值异或门)半临位进位pN+1＝AN·BN(即为普通的AN和BN的与门)半隔位进位hN+1＝0而其全加器为全差∑N＝σ(PN，σN)＝PN·σN+PN·σN全临位进位PN+1＝σ(HN，qN)＝HN·qN+HN·qN全隔位进位HN+1＝HN·PN·AN·BN+HN·PN·AN·BN＝HN·PN·AN·BN其中AN为被减数，BN为减数；qN＝PN·AN·BN+PN·AN·BN其跟负二进制加法(23)，负三进制加法器(24)，负三进制减法器(26)、及二进制加法器(21)和三进制加法器(22)的开关函数线路结构有惊人的线性相似。负二进制减法器(25)之所以存在，之所以作减法的速度至少跟作加法速度一样快，是因为采用了“0-1＝11”、“1+11＝0、”“1+1＝110”、“11+11＝10”的运算法则，不管加也不管减，只存在进位，不存在借位问题。形象化可喻为“逢二进负一(11)”、“逢负二进一”、“0减去1，不够减照减，个位得1，再向临高位进1”。
5.根据
权利要求
比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的除法器(28)，被除数A满1/3倍除数B时商得1，被除数满-2/3倍除数B时，商得负一即“11”。因此当采用被除数超1/3倍除数时商至少可得1次1，设计“赢除法”是采用够除时才得商的技术，此时A/B≥1/3时商至少得一次1，A/B≤-2/3时商至少得一次-1＝11；设计“亏除法”是不够除照除，此时在-2/3＜A/B＜1/3时也得商的技术，把两者结合起成为“赢亏混合除法器”。这种除法器的特点是不够除照除，不需要恢复当位被除数。这种除法器(28)之所作除数速度至少跟作乘数速度一样快，是因-2/3+L≤A/B≤L+1/3恒成立(L为整数)，此时必有-5/3+L≤A/B-1≤-2/3+L≤A/B≤L+1/3≤A/B+1≤L+4/3。
6.根据
权利要求
比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的乘法器(27)，其结构上不但跟二进制相似，且比二进制的简捷。是因为得益于(-1)×(-1)＝11×11＝1。和1×1及1×11＝11，0×1＝0×0＝0这样就可设计出乘数是每两位一组乘一次，使乘法过程比二进制时速度要快。
7.根据权利要求3比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其特征在于，其所述的字长(1)，所对应的规格化数表示法，有四种结构对应于A＝(-2)a(N)×00.xx……x＝(-2)a(N)A(M)有I型规格化结构(3)，其中t1，t2设置成t1＝t2＝0；对应于A＝(-2)a(N)×01.xx……x＝(-2)a(N)A(M)有II型规格化结构(4)，其中设置t1，＝0，t2＝1；对应于A＝(-2)a(N)×10.xx……x＝(-2)a(N)A(M)有III型规格化结构(5)，其中设置成t1＝1，t2＝0；对应于A＝(-2)a(N)×11.xx……x＝(-2)a(N)A(M)有IN型规格化结构(6)，其中设置成t1＝t2＝1；其中“阶码a(N)”(18)是i位，“尾数A(M)”(15)是K位。i最宜为奇数，i也可为偶数。
8.根据权利要求，又根据权利要求2比二进制计算机速度至少翻倍的二进制小孔成倒像计算机，其所述的“双螺旋结构”技术在负二进制Y＝∑yi(-2)i(0≤yi≤1，yi取0或取1)中，清楚表明Y＝ynyn-1…y1y0.y-1y-2.......y-m的y2i≥0，y2i+1≥0，但其所表数的实际分别为y2i(-2)2i＝y2i(2)2i≥0，而y2i+1(-2)2i+1＝y2i+1(2)2i+1≤0，这说明负二进制数的系数y2i＝与y2i+1所实际代表的数是均匀正负交错，是正负双螺旋交错分布的。
全文摘要
本发明属原始基础创新的涉及一种比二进制计算机速度至少翻倍的二进制小孔倒像制计算机的制造原理和技术，是由万金华矛盾共同体展开法技术和由万金华破译出失传七千多年的伏羲观天察地画出河图、洛书、八卦的技术及由万金华破译出失传三千多年的构造《周易》经文的80个双螺旋的密码技术，设计出是二进制对光学小孔成倒像的正负交错相对论型新数制，完全用此数制原码和二值元件制造新运算器，其作除法跟作乘法至少一样快。把现有一切二进制机换成增成新运算器就成超速计算机。采用跟二进制计算机同样提速的软硬件措施，新计算机的巨型或单台机均比原二进制机速度至少快一倍，可望淘汰现有二进制计算机。
文档编号G06F9/00GK1567179SQ0313065
公开日2005年1月19日 申请日期2003年5月5日 优先权日2003年5月5日
发明者万金华 申请人:万金华