专利名称：数字电路等效性比较方法及装置的制作方法
技术领域：
本发明是关于一种用于产生电路叙述(circuit descriptions)中信号路径识别码之指定信息的方法与装置，所述之电路叙述则是用于根据不同的叙述格式而叙述数字电路。此外，本发明是关于一种数字储存介质，其具有用以于一数据处理装置中执行本发明之方法之控制信号。
背景技术：
在利用仿真来确认数字电路设计中的个别设计步骤时，显然受限于该数字电路本身的设计；目前的专用集成电路(ASICs)包含了数百万个闸(gate)，而在其设计复杂度不断提升的同时，亦希望其发展时间(development times)能够降低，因此，为确认品质而执行的仿真运转之范畴则已经不再足够；即使是延时达数天与数周之仿真运转，亦仅能完成所涵盖范围的一小部份。除了运转时间的问题外，传统的仿真亦遭遇到其它的限制；因此，随机仿真式刺激(随机图形仿真)一般并不会涵盖所有的困难情况，即所谓之角落事件(corner case)；在误差之发现后所立即产生的另一个问题便是校正问题，在此处，仿真对于叙述中的误差位置助益亦相当有限，虽然这样的效应在误差发现期间会变得相当明显，但其错误行为之理由并非直接由此而产生；然而在复杂的设计情形中，由于难以审视整体设计，因此误差位置的分析结果便具有高度的重要性。
与传统的仿真方法相比，正式的确认(亦即数值证明之自动执行)即是为了比较两数字电路而提出；相较于仿真方式，以正式方法为基础之等效性比较提供了许多优势，因此等效性比较产生了一个能够等同于一完全仿真(亦即所有输入值之仿真)的结果。由于传统的方法因其复杂度的原因，并不能达成此一彻底详尽的仿真，除此之外，此一仿真可以非常短的运转时间与低记忆位置之消耗而达成；因此过去几年来已发展了多种商用工具，例如GateCOMP、FormalPro与Formality等工具。
这些用于等效性比较之习知方法是利用一低抽象化层级(abstraction level)之数字电路的电路叙述。在数字电路的发展过程中，为了帮助熟习该项技艺之有关人士理解，最初电路的设计是由高抽象化层级开始，而最后为了能够产生所设计之数字电路，则将电路叙述转化为一较低的抽象化层级之格式，以具备生产过程(production process)所需的输入数据。在此关系中，数字电路的叙述是处于一较低的抽象化层级，然而，其虽然能够产生对生产过程较佳之起始条件，却是更加难以读取。
举例而言，根据一高抽象化层级之叙述格式的电路叙述是对应于缓存器转移层级(register-transfer level)，在该层级中，举例而言，电路的行为与不同信号之间的关系亦是相当明显的，这样的电路叙述能够被转化至一网络清单，该网络清单中储存了个别闸或是功能组件间之连接，然其对熟习该项技艺之有关人士而言，是更难理解的。
在将设计一开始的高抽象化层级之电路叙述转化为低抽象化层级之电路叙述的期间，须在数字电路上执行额外修正，举例而言，该等额外修正为合成之数字电路的测试能力所执行之最佳化、或是信号传播次数之一最佳化。此外，在设计过程的最后亦需要改变接着要执行的数字电路，然而就较低抽象化层级的电路叙述而言，由于低抽象化层级之故，对其改变之校正变得更难以控制。
在发展程序的最后，即获得数字电路之低抽象化层级电路叙述，而欲进行测试之发展期间亦产生了改变；在此过程中，可直接转化高抽象化层级之原始电路叙述为一低抽象化层级，而无须产生任何修正来获得一低抽象化层级之比较叙述。所述之比较叙述是一等效性比较，其具有的电路叙述是在为了测试该等修正之发展程序最后所获得；特别是，该等效性比较是以该数字电路中指定信号路径识别码的信号路径为基础而产生。对一适当的等效性比较而言，精确指定该等信号路径识别绝对是必须的；然而，在转换至较低抽象化层级的期间，通常会基于在该发展程序中所产生的修正而改变该等信号路径识别码，使得除了比较叙述之外，其所产生的低抽象化层级之电路叙述是利用信号路径识别码而产生。因此，为了能够于特定情况中执行等效性比较，必须手动产生适当的指定，而此方式是昂贵且甚至是不可能的。
因此本发明的目的在于产生一种有助于在一低抽象化层级的电路叙述中指定信号路径之系统。
本发明之目的可藉由具有权利要求1或10特征之方法、或具有权利要求7或14特征之装置、或是具有权利要求9或16之数字储存介质而达成，其它各项权利要求附属项则定义了本发明之较佳实施例。
发明内容
根据本发明，自两叙述格式之不同的电路叙述所产生的信号路径识别码是指定至至少一部份之使用，其亦由第二叙述格式之电路叙述转化为第一叙述格式之电路叙述而产生的信息所组成，所述之信息可用以追踪在个别信号路径之信号路径识别码中的改变，以及用以产生指定；特别是，在较高数据类型(例如包含复数信号路径之记录)的情形中，该等信号路径能够被较佳指定；因此，举例而言，一第一叙述格式之电路叙述可包含代表一组信号路径之信号路径群组识别码，所述之信号路径群组可依次被分为具备其特有的群组识别之次要群组。在该电路叙述转化为第二叙述格式的期间，于此连接中系存在藉由该信号群组识别码转化之信号路径皆包含了所有的该信号路径群组识别码之指定加上一参数；若单独就该参数而言，则完全看不出某一信号路径具有何种次要指定或是某一信号路径是属于哪一次要群组。
在一较佳实施例中，该第一叙述格式将该数字电路储存于一缓存器转移层级之电路叙述中，而该第二叙述格式则较佳为网络清单格式。
由本发明之方法或是本发明之装置所产生的指定信息是以一单独清单而产生，其系由一方法或一装置所使用以执行等效性比较，而该指定信息同样于执行该等效性比较之触所产生。因此，用于执行该等效性比较之一方法或一装置则已包含该指定信息之产生，因而在此情形中，该等效性比较是于两第二叙述格式之电路叙述之间执行，并同时考量到该第一叙述格式之一电路叙述。
在该第一叙述格式之一数字电路的电路叙述至该第二叙述格式之数字电路的电路叙述过程中，许多电路叙述将于特定情况中产生，其具有各种抽象化层级之不同的叙述格式。对于本发明之执行而言，在指定信息的产生过程中，是否使用发生最高抽象化层级的电路配置或下级抽象化层级之电路叙述并不重要，所提供之一抽象化层级叙述格式之电路叙述系高于该第二叙述格式之电路叙述的抽象化层级，而该等效性比较则执行于其间。
同样亦可使用较高抽象化层级之复数电路叙述。
本发明是藉由仅为此一目的所设计之装置而执行，或是藉由一般可用于编程之装置所执行。在后者的情形中，该装置可为一个人计算器、一数据处理系统、一工作站或另一可编程装置；在后者的情形中，本发明亦包含一具有适当安装之控制信号的数据介质，该等控制信号系安装以与一数据处理系统同时执行本发明之方法。针对此一构想，该数据处理系统必须由该数据介质上的控制信号控制，因而该数据处理系统最好是具有一用于自该数据介质读出控制信号之装置。
信号路径识别码之指定亦设计为匹配方式；在一个例子中，该第一电路叙述是以VHDL格式所供应，其将该数字电路储存于缓存器转移层级，而该第二叙述格式则对应至GAT格式且为一网络清单格式。
VHDL是以复数相之中间阶段的形式而转化为该GAT格式。首先读取该VHDL叙述并将其陈述于内部数据结构中(语法分析)；自所述之陈述而撷取该等信号；针对各信号分析所对应的分派以及计算个别的转换函数；当能够简单连接提示时，则针对许多信号而产生储存组件(触发器)。接着，该等信号则被拆解为个别之位，且自该等信号名称开始而对应产生该等个别位之命名。最后，于位层级进行一些简化，例如移除在转换至该位层级便不再需要的触发器。
根据本发明之解决方式的程序则如以下所述。若不同的信号表示相同的函数，亦即因而以相同的触发器来代表，则分派一命名清单予所述之触发器(取代目前之一单一命名)；在有需要时，该清单可被分为一主要命名与复数之次要命名；在将信号拆解为个别之位的过程中，次要命名的产生方式则与主要命名相同；若使用复杂数据类型时，则可产生可能的次要命名，或是可于个别之数据类型中插入对位置之一参考；就整体而言，在保留信号路径识别码之信息内容时，第二叙述格式之电路叙述的产生在本质上并不会比习知技术中所执行的转化更为昂贵，这是因为转换函数的计算在实质上比产生信号命名时需要更多的时间与容量；由于从较高抽象化层级使用额外信息，因此即使是在困难的情形中，命名基础的方法仍可形成一种找出结果的方法。
在前述之情形中，于该第二叙述格式之电路叙述转化中保留了为增进匹配所需要的该第一叙述格式之电路叙述的内容，而由于该第二叙述格式之电路叙述包含了适当的信息内容，因而等效性比较能够仅以该第二叙述格式之电路叙述之函数而执行。
本发明对于产生一数字储存电路叙述之方法或装置亦同样有效，其中，根据本发明，相较于第一叙述格式之电路叙述而言，由该第一叙述格式之电路叙述所产生的第二叙述格式之电路叙述是处于一较低的抽象化层级；而此一程序一般亦表示为转化，其导致了信号路径识别码之一交替；其中，根据本发明，该等信号路径识别码之信息内容并不会减少。因此其所达成的结果是，就一方面而言，能够降低抽象化层级且能够准备较佳的电路叙述以起始数字电路之产生；而就另一方面而言，能够针对等效性比较而产生较佳的输出条件。电路叙述转换之信号路径识别码的高信息内容之保留本质上则简化了后续之等效性比较。
举例而言，为了保留该等信号路径识别码之信息内容，在该等信号路径群组识别码之解析期间，可将信号路径识别码指定至该群组之信号路径，而信号路径群组辨识之设计与对应的个别信号路径或信号路径次要群组之次要设计皆存在于该等信号路径识别码中。
在证明该等信号路径识别中的改变时，亦能够保留该等信号路径识别码之原始信息内容，举例而言，所述之改变可储存于所改变之该第二叙述格式之数字储存电路叙述中的适当位置，且能够以程序来存取所产生的改变，无论是产生指定信息、或是于该点立即执行等效性比较，皆能够在信号路径指定时将其纳入考量。
而不论上述种种，可产生对于相互关联之信号路径的参考并将其以该第二叙述格式之电路叙述加以储存；在该第一叙述格式之电路叙述中相互关联的信号路径则已具有相互关联之特征，且此一辨识已于该第二叙述格式之电路叙述的产生期间遗失于直接的信号路径辨识中。
本发明将藉由下述之较佳实施例与伴随之图式而加以详细说明。
图1系以图标说明了以本发明较佳实施例之最后等效性比较来产生不同的电路叙述；以及图2系以图标说明了以习知技术之最后等效性比较来产生不同的电路叙述。
具体实施例方式
在说明本发明之较佳实施例前，首先将习知技术的程序描述于图2。由与一第一叙述格式相符之第一电路叙述1开始，其所叙述之数字电路被转化为一第四电路叙述，该第四电路叙述储存了与一第二叙述格式相符之数字电路；该第四电路叙述4之优点为其较适合作为该数字电路产生之基础。然而其缺点在于，与该第二叙述格式相符之该数字电路是储存于较第一叙述格式更低的抽象化层级，因此对于熟习该项技艺之有关人士而言，就更难以了解该第四电路叙述4。从该第一电路叙述1至该第四电路叙述4的发展过程中，其它的中间状态则往返移动于其间，且产生该电路之修饰(例如基于测试能力之考量)，或是以仅在最后需要之变化要求为基础而加以简化。所述之中间阶段则由该第二电路叙述2或是第三电路叙述3表示，虽然对于该第四电路叙述4所产生之该等修饰是需要的，然其不应改变由该第一叙述格式1所储存之数字电路的基本函数。
为决定在该第一叙述格式1与最后获得的该第四叙述格式4之间是否产生该数字电路之函数改变以及产生了哪些改变，则必须执行一等效性比较。在所述之等效性比较期间，其系由如区块6所示之程序所执行，与该第二叙述格式相符之两电路叙述4、5可藉由数值方法或证明方式来执行该等效性或是揭露该等改变。
针对此一构想，与该第二叙述格式相符之一第五电路叙述5系由该第一叙述格式之第一电路叙述1所产生，在此连接中并不执行对该第四电路叙述4之产生路径所产生的修饰；因此该第四与第五电路叙述4、5总是具有正确给定之相同函数，其系于该第二与第三电路叙述2、3之中间阶段产生修饰；因此该等效性比较6比较了在该第四电路叙述4与该第五电路叙述5间之等效性。然而，信号路径识别码则由于其本身起源不同而变化于该第四电路叙述4与该第五电路叙述5之间，虽然该等电路叙述皆与相同的信号路径有关。
图1说明了根据本发明之系统之程序图标；正如先前根据习知技术所描述者，一数字电路之第一电路叙述1系作为一起始点，与第二叙述格式相符之一第四电路叙述4则是经由一第二电路叙述2与一第三电路叙述3之中间阶段所产生，而该第一电路叙述1系与第一叙述格式相符。根据该第二叙述格式，数字电路系储存于较该第一叙述格式更低之抽象化层级，然而，与该第二叙述格式相符之该第四电路叙述4则更适于提供产生该数字电路所需之先决条件。正如习知技术中的发展过程，与该第二电路叙述2及该第三电路叙述3有关的修饰则不被执行以改变该数字电路之基本函数，但却执行以获得较佳的测试能力及/或可执行力、或是仅基于短项目中所计划之改变而加以简化。
为了执行等效性比较，系自该第一电路叙述1直接产生一与该第二叙述格式相符之第五电路叙述5，而该第四电路叙述4之产生路径上则不产生修饰。
等效性比较6目前则存取该第四电路叙述4与该第五电路叙述5、以及与该第一叙述格式相符之第一电路叙述1，该等效性比较6评估该第一电路叙述1，特别是该信号路径辨识，以于该第四电路叙述4与该第五电路叙述5中指定较佳的信号路径识别码。
以下将以一示范例之信号路径识别码为基础来说明该等效性比较之指定信息项目是如何产生的。
尤其是，在该示范例中所描述的该第一信号路径叙述1包含了如下述定义之记录TYPE IO_commonbus_t IS RECORDIO_adrvalstd_ulogic； --Address/Command-ValidIO_dvalstd_ulogic；--Data-ValidIO_adbusstd_ulogic_vector(31 DOWNTO 0)； --Data/Address-Busflsgstd_ulogic； --Error-SignalEND RECORD；上述之记录共包含了35个各别信号，而其信号路径则如以下所述ioc_bus_sense_flsgioc_bus_sense_io_adbus(0)ioc_bus_sense_io_adbus(1)ioc_bus_sense_io_adbus(2)
ioc_bus_sense_io_adbus(3)ioc_bus_sense_io_adbus(4)ioc_bus_sense_io_adbus(5)ioc_bus_sense_io_adbus(6)ioc_bus_sense_io_adbus(7)ioc_bus_sense_io_adbus(8)ioc_bus_sense_io_adbus(9)ioc_bus_sense_io_adbus(10)ioc_bus_sense_io_adbus(11)ioc_bus_sense_io_adbus(12)ioc_bus_sense_io_adbus(13)ioc_bus_sense_io_adbus(14)ioc_bus_sense_io_adbus(15)ioc_bus_sense_io_adbus(16)ioc_bus_sense_io_adbus(17)ioc_bus_sense_io_adbus(18)ioc_bus_sense_io_adbus(19)ioc_bus_sense_io_adbus(20)ioc_bus_sense_io_adbus(21)ioc_bus_sense_io_adbus(22)ioc_bus_sense_io_adbus(23)ioc_bus_sense_io_adbus(24)ioc_bus_sense_io_adbus(25)ioc_bus_sense_io_adbus(26)ioc_bus_sense_io_adbus(27)ioc_bus_sense_io_adbus(28)ioc_bus_sense_io_adbus(29)ioc_bus_sense_io_adbus(30)ioc_bus_sense_io_adbus(31)ioc_bus_sense_io_adrvalioc_bus_sense_io_dval在该第四级/或该第五电路叙述4、5之产生中，该记录之信息则已经遗失，因此在与该第二叙述格式相符之所述电路叙述中，只有下述之信号路径识别码能够被回复ioc_bus_sense
ioc_bus_sense[1]ioc_bus_sense[2]ioc_bus_sense[3]ioc_bus_sense[4]ioc_bus_sense[5]ioc_bus_sense[6]ioc_bus_sense[7]ioc_bus_sense[8]ioc_bus_sense[9]ioc_bus_sense[10]ioc_bus_sense[11]ioc_bus_sense[12]ioc_bus_sense[13]ioc_bus_sense[14]ioc_bus_sense[15]ioc_bus_sense[16]ioc_bus_sense[17]ioc_bus_sense[18]ioc_bus_sense[19]ioc_bus_sense[20]ioc_bus_sense[21]ioc_bus_sense[22]ioc_bus_sense[23]ioc_bus_sense[24]ioc_bus_sense[25]ioc_bus_sense[26]ioc_bus_sense[27]ioc_bus_sens6[28]ioc_bus_sense[29]
ioc_bus_sense[30]ioc_bus_sense[31]ioc_bus_sense[32]ioc_bus_sense[33]ioc_bus_sense[34]而再一次地，信号路径识别码不同的35个信号仅涉及该参数，而无法执行任何指定。
然而，在考量该记录时，则明显可知其必须涉及一32位总线与3个控制信号。
藉由所述之信息项目、或者是个别之信号路径识别码所出现的序列、或者是关于自该第一叙述格式转换至该第二叙述格式时所改变之信号路径识别码的相关信息之辅助，该第四电路叙述4与该第五电路叙述5之信号路径识别码则可于该等效性比较6中彼此指定。
因此，藉由本发明之系统的辅助，便能够在实质上简化其匹配与等效性比较之执行。
权利要求
1.一种用于产生指定信息的方法，该指定信息是用于指定至少两个不同数字储存电路叙述(4，5)的信号路径的信号路径识别码，其中该至少二数字储存电路叙述(4，5)乃依照一第二叙述格式而叙述数字电路，其中所述两数字储存电路各藉由转化与一第一叙述格式相符的一电路叙述(1)而产生，且相较于与该第二叙述格式相符的该等电路叙述(4，5)，与该第一叙述格式相符的该电路叙述(1)具有一较高的该等信号路径识别码信息内容；其特征在于该指定信息是以与该第二叙述格式相符的该至少二电路叙述(4，5)的一函数以及与该第一叙述格式相符的该电路叙述(1)的至少一部份的一函数而产生。
2.如权利要求1所述的方法，其特征在于该第一叙述格式是一缓存器转移层级的叙述。
3.如前述各项权利要求中任一所述的方法，其特征在于该第二叙述格式是一网络清单格式。
4.如前述各项权利要求中任一所述的方法，其特征在于该指定信息是以信号路径识别码的一函数而产生，而所述的信号路径识别码识别了多个相互关联的信号路径。
5.如前述各项权利要求中任一所述的方法，其特征在于该第二叙述格式储存了较第一叙述格式更低的抽象化层级的数字电路。
6.如前述各项权利要求中任一所述的方法，其特征在于该指定信息是以数字方式储存。
7.一种用于产生指定信息的装置，该指定信息是用于指定至少两个数字储存电路叙述(4，5)的信号路径的信号路径识别码，其中该至少二数字储存电路叙述(4，5)乃依照数字电路的一第二叙述格式而叙述数字电路，其中所述两数字储存电路各藉由转化与一第一叙述格式相符的一电路叙述(1)而产生，且相较于与该第二叙述格式相符的该等电路叙述(4，5)，与该第一叙述格式相符的该电路叙述(1)乃具有一较高的该等信号路径识别码信息内容；其特征在于该装置具有用于读取与该第二叙述格式相符的该等电路叙述(4，5)的装置、用于读取与该第一叙述格式相符的该电路叙述(1)的装置以及数据处理装置，其中该数据处理装置是设计为能够以与该第二叙述格式相符的该至少二电路叙述(4，5)的一函数以及与该第一叙述格式相符的该电路叙述(1)的至少一部份的一函数而产生该指定信息。
8.如权利要求7所述的装置，其特征在于该装置是设计以执行一如权利要求1至6中任一的方法。
9.一种具有可电子读取控制信号的数字储存介质，其是以能够与一可编程的数据处理装置相互作用的形式设计，进而使该数据处理装置执行一如权利要求1至6中任一所述的方法。
10.一种包含一程序代码的计算器程序产品，该程序代码是储存于一可机械读取的介质上，其在一计算器执行或使用该程序时乃执行一如权利要求1至6中任一项所述的方法。
11.一种用于自与一第一叙述格式相符的一电路叙述(1)产生与一第二叙述格式相符的一数字储存电路叙述(4，5)的方法，其中与该第二叙述格式相符的该电路叙述(4，5)以比与该第一叙述格式相符之该电路叙述更低抽象化层级来储存一数字电路，且与该二电路叙述格式相符的该等电路叙述(1，4，5)各包含了该数字电路的信号路径的信号路径识别码；其特征在于所产生的与该第二叙述格式相符的该电路叙述(4，5)具有刚好与该第一叙述格式相符的该电路叙述(1)等高的信号路径识别码的信息内容。
12.如权利要求11所述的方法，其特征在于所产生的与该第二叙述格式相符的该电路叙述(4，5)包含了在与该第一叙述格式相符的该电路叙述(1)的信号路径识别码和所产生的与该第二叙述格式相符的该电路叙述(4，5)的信号路径识别码作比较时所得的变化有关的信息。
13.如权利要求11或12所述的方法，其特征在于所产生的与该第二叙述格式相符的该电路叙述(4，5)乃包含了信号路径群组识别器，其指示了在与该第一叙述格式相符的该电路叙述(1)中哪些信号路径具有形成一群组的信号路径识别码。
14.如权利要求13所述的方法，其特征在于在与该第二叙述格式相符的该电路叙述(4，5)中的该信号路径群组识别码是与该第二叙述格式相符的该电路叙述(4，5)中的信号路径识别码的一参考，其在与该第一叙述格式相符的该电路叙述(1)中所指定的信号路径具有作为一群组的一共同信号路径识别码。
15.一种用于自与一第一叙述格式相符的一电路叙述(1)产生与一第二叙述格式相符的一数字储存电路叙述(4，5)的装置，其中与该第二叙述格式相符的该电路叙述(4，5)乃储存比与该第一叙述格式相符的该电路叙述更低抽象化层级的数字电路，且与该二电路叙述格式相符的该等电路叙述(1，4，5)各包含了该数字电路的信号路径的信号路径识别码；其特征在于该装置具有用于读取以数字储存而与该第一叙述格式相符的该电路叙述(1)的装置、用于写入与该第二叙述格式相符的该等电路叙述(4，5)的装置，以及数据处理装置，其中该数据处理装置是以能产生的与该第二叙述格式相符的该电路叙述(4，5)的形式设计，而其中所述的该第二叙述格式相符的该电路叙述(4，5)具有与该第一叙述格式相符的该电路叙述(1)刚好等高的信号路径识别码的信息内容。
16.如权利要求15所述的装置，其特征在于该装置是设计以执行一如权利要求11至14中任一所述的方法。
17.一种具有可电子读取控制信号的数字储存介质，其中所述可电子读取控制信号是以为能够与一可编程的数据处理装置相互作用的形式设计，进而使该数据处理装置执行一如权利要求11至14中任一所述的方法。
18.一种包含一程序代码的计算器程序产品，该程序代码是储存于一可机械读取的介质上，其在一计算器执行或使用该程序时执行一如权利要求11至14中任一所述的方法。
全文摘要
本发明乃提出指定信息，其指定与该第二叙述格式相符的电路叙述(4、5)的信号路径识别码，并以与该第一叙述格式相符的该电路叙述(1)的一函数而产生，且与该第二叙述格式相符的电路叙述(4、5)亦已藉由与该第一叙述格式相符的该电路叙述(1)的转化而产生。此外，与该第二叙述格式相符的该等电路叙述(4、5)乃藉由与该第一叙述格式相符的该电路叙述(1)的转化而产生，进而使得该等信号路径识别码的信息内容不会较小，因而有助于在一等效性比较(6)中指定该等信号路径识别码。
文档编号G06F17/50GK1679029SQ03820394
公开日2005年10月5日 申请日期2003年8月28日 优先权日2002年8月30日
发明者W·冈瑟, R·德雷奇斯勒 申请人:因芬尼昂技术股份公司