专利名称：：应用于计算机系统中的核心逻辑芯片的制作方法
技术领域：
：本发明涉及一种核心逻辑芯片，尤其涉及一种应用于一计算机系统上的核心逻辑芯片。
背景技术：
：请参见图1，为常用计算机系统内中央处理器的中断控制架构示意图，当外围装置11对南桥芯片(SouthBridge)12发出一外部中断信号后，该外部中断信号会送至南桥芯片12内部的可编程中断控制器(ProgrammableInterruptController，简称PIC)121，该可编程中断控制器121收到该外部中断信号后，便会通过中断信号接脚(INTR)来通知中央处理器(CPU)13有外部中断信号产生，当中央处理器13收到通知后，便再向可编程中断控制器121读取关于该外部中断信号的中断向量(interruptvector)数据，不同的中断向量使得中央处理器13可通过北桥芯片14到系统内存10中不同地址中读取不同的服务例程(serviceroutine)来执行不同的动作。而由于该可编程中断控制器121仅通过一中断信号接脚(INTR)来通知中央处理器(CPU)13，因此中央处理器13需要再通过额外程序来向中断控制器121进行读取向量值的动作，导致过程较为繁复。而这种中断控制方式除了较旧的计算机系统使用外，现今计算机系统在开机的时候，而当操作系统尚未加载完成前也是维持着这样的控制模式，这也就是俗称的可编程中断控制器模式(PICmode)。而将输入输出先进可编程中断控制器(I/OAdvancedProgrammableInterruptController，简称I/OAPIC)技术应用于计算机系统之后，其架构可参见图2所示的为用输入输出先进可编程中断控制技术的计算机系统的中断控制架构示意图，计算机系统开机时依然是使用可编程中断控制器221作为中断控制组件，当操作系统加载时，便会将一输入输出先进可编程中断控制器222中的一重新导向表(redirectiontable)内容予以设定(通常设定成如图所示的24个项目(entry)entry0至entry23，而每个项目具有64位)。而当操作系统加载完成之后，取得主控权的操作系统便可响应外部中断信号的产生，利用该输入输出先进可编程中断控制器222通过一总线24来传送某一个项目(entry)至中央处理器23，而所送出的项目(entry)内容中已同时具有中断向量(通常是第0位至第7位)的信息，如此将可降低中央处理器23与南桥芯片22的中断控制信号来回传递的次数与流量，使得系统整体的处理速度提升。而这个架构下的中断控制动作再详述如下为当操作系统加载完成后，可编程中断控制器221将被禁能，中断信号接脚(INTR)上将不再产生信号，而是由内容已设定完成的输入输出先进可编程中断控制器222来接手进行中断控制，当外围装置21对南桥芯片22发出一外部中断信号后，该输入输出先进可编程中断控制器222便可响应该外部中断信号的触发而利用总线24直接传送一个相对应该外部中断信号的项目(entry)数据封包至中央处理器23，而项目(entry)内容中所具有的中断向量(通常是第0位至第7位)便可使中央处理器23通过北桥芯片24到系统内存20中不同地址中读取不同的服务例程(serviceroutine)来执行不同的动作。而这就是俗称的先进可编程中断控制模式(APICmode)。另外，在多重处理器规范第1.4版(MultiProcessorSpecificationV1.4)中，设计者又导入一虚拟线路模式(Virtualwiremode)，相关示意图请参见图3。此虚拟线路模式(Virtualwiremode)可在基本输入输出系统(BIOS)中进行设定，然后运行在操作系统尚未加载完成前。由于有部份的中央处理器33已把中断信号接脚(INTR)省略，因此可编程中断控制器(PIC)321在可编程中断控制器模式(PICmode)中便无法直接利用其中断信号接脚(INTR)来传送中断信号给中央处理器33。而此上述虚拟线路模式便可用以取代可编程中断控制器模式(PICmode)来解决中央处理器33的中断信号接脚(INTR)被省略的问题，其作法主要是将先进可编程中断控制器322内容中的entry0中的第8位至第10位固定设为111，其架构可参见图3所示的虚拟线路模式中断控制架构示意图。而当操作系统尚未完成加载前，输入输出先进可编程中断控制器322的entry0的第8位至第10位已被固定设为111，所以当外围装置(device)31所发出的该中断信号送至南桥芯片32内部的可编程中断控制器(PIC)321，该可编程中断控制器321收到该中断信号后会通过本身的中断信号接脚(INTR)来通知输入输出先进可编程中断控制器322可利用总线34送出entry0至中央处理器33时，但由于第8位至第10位固定设为111，因此当中央处理器33发现entry0的第8位至第10位为111时，便会忽略第0位至第7位的中断向量，而直接去可编程中断控制器321中读取正确的中断向量(interruptvector)的数据。如此便可解决中央处理器33的中断信号接脚(INTR)被省略的问题。而当操作系统完成加载后，系统便可转为先进可编程中断控制模式(APICmode)，此时可编程中断控制器321将被禁能，其上的中断信号接脚(INTR)上将不再产生信号，而由内容已设定完成的输入输出先进可编程中断控制器322来进行中断控制。于是当外围装置31对南桥芯片32发出一外部中断信号后，该外部中断信号将触发该先进可编程中断控制器322，使得输入输出先进可编程中断控制器322可利用总线34送某一个项目(entry)至中央处理器33，而项目(entry)内容中所具有的中断向量(通常是第0位至第7位)便可使中央处理器33直接到系统内存30中不同地址中读取不同的服务例程(serviceroutine)来执行不同的动作。只不过entry0的第8位至第10位需被一直保持为111，所以无法在先进可编程中断控制模式(APICmode)中被运用，使得只剩下entry1至entry23可被运用。但是，有部份的操作系统(例如Novell公司的Netware5.1版与6.0版)，在加载过程中发现系统具有输入输出先进可编程中断控制器(I/OAPIC)，便会自动将其进行初始化动作，而其中重新导向表(redirectiontable)的全部内容将被清除，导致entry0的第8位至第10位无法一直保持为111，使得以虚拟线路模式来解决中央处理器33的中断信号接脚(INTR)被省略的问题机制被破坏，所以当此时有中断信号产生时，中央处理器33将无法被告知而导致中断控制发生问题而产生系统当机的状态。而如何解决上述因固件或软件不当地把输入输出先进可编程中断控制器(I/OAPIC)进行初始化动作后所造成的中断控制问题，使得计算机系统有较高的中断控制可信赖度，为发展本发明的主要目的。
发明内容本发明的主要目的，本发明提供一种核心逻辑芯片，应用于一计算机系统中，该计算机系统具有一中央处理器与一外围装置，该核心逻辑芯片包含一可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统尚未加载完成时，可响应该外围装置所发出的一外部中断信号而通过一中断信号接脚发出一控制信号；一输入输出先进可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统加载完成且该可编程中断控制器被禁能时，可响应该外围装置所发出的该外部中断信号而发出具有中断向量内容的一中断控制封包至该中央处理器；以及一虚拟接线功能块，电连接于该可编程中断控制器的该中断信号接脚，其响应该控制信号的触发而发出一虚拟接线中断控制封包至该中央处理器，该虚拟接线中断控制封包中具有使该中央处理器忽略该封包内中断向量内容的信息。根据上述构想，本发明所述的核心逻辑芯片，其中该可编程中断控制器被禁能时，该中断信号接脚便停止发出该控制信号。根据上述构想，本发明所述的核心逻辑芯片，其中该输入输出先进可编程中断控制器具有内容可由该计算机系统的操作系统设定的一重新导向表，该重新导向表包含有具有不同中断向量内容的多个中断控制封包数据。根据上述构想，本发明所述的核心逻辑芯片，其中该虚拟接线功能块中系储存有该虚拟接线中断控制封包的内容，且该内容不会被该计算机系统的操作系统清除。根据上述构想，本发明所述的核心逻辑芯片，其中使该中央处理器忽略该封包内中断向量内容的信息为将64位数据中的第8位至第10位固定设为111，而中断向量内容为第0位至第7位。根据上述构想，本发明所述的核心逻辑芯片，其中该可编程中断控制器的中断信号接脚电连接至该输入输出先进可编程中断控制器中一重新导向表的一项目，而该核心逻辑芯片还包含一多任务器，其输入端分别电连接至该虚拟接线功能块与该输入输出先进可编程中断控制器，并受一选择信号的控制而将该虚拟接线功能块与该输入输出先进可编程中断控制器的输出封包择一输出。图1为常用计算机系统内中央处理器的中断控制架构示意图。图2为常用计算机系统内用输入输出先进可编程中断控制技术的计算机系统的中断控制架构示意图。图3为常用计算机系统内虚拟线路模式的中断控制架构示意图。图4为本发明为改善上述常用手段缺陷所发展出来的核心逻辑芯片应用于计算机系统中的较佳实施例功能方框示意图。图5为本发明为改善上述常用手段缺陷所发展出来的核心逻辑芯片应用于计算机系统中的另一较佳实施例功能方框示意图。其中，附图标记说明如下11外围装置12南桥芯片121可编程中断控制器13中央处理器14北桥芯片10系统内存221可编程中断控制器222输入输出先进可编程中断控制器24总线23中央处理器22南桥芯片21外围装置24北桥芯片20系统内存33中央处理器321可编程中断控制器34总线322输入输出先进可编程中断控制器31外围装置32南桥芯片40中央处理器41外围装置42核心逻辑芯片420北桥芯片421南桥芯片422前端总线4210可编程中断控制器4212虚拟接线功能块4211输入输出先进可编程中断控制器43总线44系统内存5213多任务器50中央处理器51外围装置52核心逻辑芯片520北桥芯片521南桥芯片522前端总线5210可编程中断控制器5212虚拟接线功能块5211输入输出先进可编程中断控制器53总线54系统内存具体实施方式请参见图1，其本发明为改善上述常用手段缺陷所发展出来的核心逻辑芯片应用于计算机系统中的较佳实施例功能方框示意图，首先，该计算机系统具有一中央处理器40与一外围装置41，而该核心逻辑芯片42主要由一北桥芯片420与一南桥芯片421所组成，北桥芯片420通过一前端总线422与中央处理器40连结，而南桥芯片421中包含有一可编程中断控制器4210、一输入输出先进可编程中断控制器4211以及一虚拟接线功能块4212。而该可编程中断控制器4210电连接于该外围装置41，其主要功能在于系当该计算机系统的操作系统尚未加载完成时，可响应该外围装置41所发出的一外部中断信号而通过一中断信号接脚(INTR)发出一控制信号。而中断信号接脚(INTR)电连接至虚拟接线功能块4212，该虚拟接线功能块4212储存有一虚拟接线中断控制封包的内容，以目前常用的格式为例，其长度为64位，而第8位至第10位为111，而由于虚拟接线功能块4212不在输入输出先进可编程中断控制器4211之中，所以内容不会被软件或固件不小心清除。所以在虚拟线路模式中，当操作系统尚未完成加载前，而外围装置(device)31所发出一外部中断信号时，虚拟接线功能块4212将受可编程中断控制器(PIC)4210的中断信号接脚(INTR)上的控制信号所触发，进而把虚拟接线中断控制封包由总线43(通常会是中断控制器通讯(InterruptControllerCommunication)总线，简称ICC-Bus，若中央处理器40也把ICC-Bus的接脚省略时，则改用前端总线422)送出。如此便可同时解决中央处理器40的中断信号接脚(INTR)被省略与输入输出先进可编程中断控制器4211被操作系统等软件不当清除的问题。至于当操作系统加载完成后，系统便进入先进可编程中断控制模式(APICmode)，此时可编程中断控制器4210将被禁能，中断信号接脚(INTR)上将不再产生信号，而是由内容已设定完成的输入输出先进可编程中断控制器4211来接手进行中断控制，当外围装置41对南桥芯片421发出外部中断信号后，该输入输出先进可编程中断控制器4211便可响应该外部中断信号的触发而利用总线43直接传送一个在重新导向表(redirectiontable)中相对应该外部中断信号的项目(entry)数据封包至中央处理器40，而项目(entry)内容中所具有的中断向量(通常是第0位至第7位)便可使中央处理器40直接到系统内存44中不同地址中读取不同的服务例程(serviceroutine)来执行不同的动作。请再参见图5，其是本发明为改善上述常用手段缺陷所发展出来的核心逻辑芯片应用于计算机系统中的另一较佳实施例功能方框示意图，同样，该计算机系统具有一中央处理器50与一外围装置51，而该核心逻辑芯片52主要由一北桥芯片520与一南桥芯片521所组成，北桥芯片520通过一前端总线522与中央处理器50连结，而南桥芯片521中包含有一可编程中断控制器5210、一输入输出先进可编程中断控制器5211、一虚拟接线功能块5212以及一多任务器5213。为了保持应用上的弹性，本实施例多增设一多任务器5213，其主要功能在于让使用者有改变信号传送路径的弹性。通过选择信号的改变(选择信号的高低电平可在基本输出输入系统(BIOS)中进行设定)，多任务器5213可选择传送输入输出先进可编程中断控制器5211或虚拟接线功能块5212的封包内容输出。详言之，在可编程中断控制模式(PICmode)中，当系统上的所运行的操作系统并不会不当清除输入输出先进可编程中断控制器5211中的重新导向表时，则多任务器5213便可选择输入输出先进可编程中断控制器5211内的封包来输出，而该可编程中断控制器4210电连接于该外围装置41，而当系统上的所运行的操作系统并会不当清除输入输出先进可编程中断控制器5211中的重新导向表而导致当机时，则多任务器5213便可受控选择虚拟接线功能方框5212内的封包来输出。综上所述，本发明技术手段可有效改善常用手段的缺陷，进而降低计算机系统因中断控制不良而当机的问题，彻底达成发展本发明的主要目的。但以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围，而本发明技术思想可广泛地被应用于具有中断控制机制的计算机系统上，因此凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含本发明专利保护范围内。权利要求1.一种核心逻辑芯片，应用于一计算机系统中，该计算机系统具有一中央处理器与一外围装置，该核心逻辑芯片包含一可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统尚未加载完成时，可响应该外围装置所发出的一外部中断信号而通过一中断信号接脚发出一控制信号；一输入输出先进可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统加载完成且该可编程中断控制器被禁能时，可响应该外围装置所发出的该外部中断信号而发出具有中断向量内容的一中断控制封包至该中央处理器；以及一虚拟接线功能块，电连接于该可编程中断控制器的该中断信号接脚，其响应该控制信号的触发而发出一虚拟接线中断控制封包至该中央处理器，该虚拟接线中断控制封包中具有使该中央处理器忽略该封包内中断向量内容的信息。2.根据权利要求1所述的核心逻辑芯片，其中该可编程中断控制器被禁能时，该中断信号接脚便停止发出该控制信号。3.根据权利要求1所述的核心逻辑芯片，其中该输入输出先进可编程中断控制器具有内容可由该计算机系统的操作系统设定的一重新导向表，该重新导向表包含有具有不同中断向量内容的多个中断控制封包数据。4.根据权利要求1所述的核心逻辑芯片，其中该虚拟接线功能块中储存有该虚拟接线中断控制封包的内容，且该内容不会被该计算机系统的操作系统清除。5.根据权利要求1所述的核心逻辑芯片，其中使该中央处理器忽略该封包内中断向量内容的信息为将64位数据中的第8位至第10位固定设为111，而中断向量内容为第0位至第7位。6.根据权利要求1所述的核心逻辑芯片，其中该可编程中断控制器的中断信号接脚电连接至该输入输出先进可编程中断控制器中一重新导向表的一项目，而该核心逻辑芯片还包含一多任务器，其输入端分别电连接至该虚拟接线功能块与该输入输出先进可编程中断控制器，并受一选择信号的控制而将该虚拟接线功能块与该输入输出先进可编程中断控制器的输出封包择一输出。全文摘要本发明涉及一种核心逻辑芯片，应用于一具有一中央处理器与一外围装置的计算机系统中，该核心逻辑芯片包含一可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统尚未加载完成时，可响应该外围装置所发出的一外部中断信号而通过一中断信号接脚发出一控制信号；一输入输出先进可编程中断控制器，电连接于该外围装置，其当该计算机系统的操作系统加载完成且该可编程中断控制器被禁能时，可响应该外围装置所发出的该外部中断信号而发出具有中断向量内容的一中断控制封包至该中央处理器；以及一虚拟接线功能块，电连接于该可编程中断控制器的该中断信号接脚，其响应该控制信号的触发而发出一虚拟接线中断控制封包至该中央处理器。文档编号G06F13/24GK1687911SQ20051007130公开日2005年10月26日申请日期2005年5月9日优先权日2005年5月9日发明者徐明伟,黄正维申请人:威盛电子股份有限公司