专利名称：基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板的制作方法
技术领域：
本发明涉及一种基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，基于专用的视音频嵌入式开发平台，实现针对实时视频处理，音频标准码流生成、传输和存储功能，本发明中的视音频嵌入式开发平台具有完善的视频、音频以及各种数据通信接口，带15寸液晶显示屏，本发明中的微处理器音视频控制选件，是利用视音频嵌入式开发平台的标准系统总线实现的二次开发板，这个系统实现了完整的视音频数字信号处理过程，是一个有效的数字视音频技术的嵌入式系统学习和设计的平台。
背景技术：
数字视音频产业作为电子信息产业的重大组成部分之一，有数据预测，到2008年，中国数字视音频产业年产值将达到9000亿元，超过通信产业跃居信息业首位；而到2010年，视音频产业将达1.5万亿元，成为国民经济的第一大支柱；同时，由于嵌入式系统功能逐步强大，传统的微控制器(MCU)的处理速度已经跟不上发展的要求，微处理器开始振兴发展，微处理器的应用使嵌入式操作系统成为可能，操作系统的引入又将软件的编写、升级和移植大大的简化，同时还增加了系统的可靠性。
目前的各种嵌入式系统开发板，要么是基于比较低档次处理器芯片的学习板，只能做一些简单编程学习，无法进行视音频开发，如果是基于比较高档次处理器芯片的学习板，则接口都不够丰富，特别是视频、音频接口尤其缺乏，用户也只能进行相关软件学习，硬件不支持用户的二次开发，同时也不提供视频显示用的大尺寸液晶屏，这些缺陷使得这些开发板无法实现特定针对视音频信号处理的嵌入式系统设计与学习。
据相关检索调研，目前高校课程中，与现代视音频技术相关的内容比较少，而相应的实践课程更加缺乏，另外，科技类公司在数字视频音频产品的研发过程中，硬件平台的重用性很低，不利于产品成本控制以及产品的快速研发上市。相关技术的发展，无论从高校学生的实践和动手能力培养，还是科技公司里产品的不断推陈出新等方面来讲，都要求我们在数字视频音频系统设计方面的设计方法和设计水平能够随着技术的发展而发展，并且能够及时推出一个有效的数字视音频技术的嵌入式系统学习和设计的平台，实现完整的视音频数字信号处理过程。
发明内容
本发明的目的在于针对已有技术存在的缺陷和现实的需要提供一种基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，具有实现实时视频处理，音频标准码流生成、传输和存储功能，是一个有效的数字视音频嵌入式系统学习和设计平台。为达到上述目的，本发明的构思是本发明中的视音频嵌入式开发平台具有完善的视频、音频以及各种数据通信接口，带15寸液晶显示屏，可以作为数字视频音频处理实验平台，完成多种视音频实验或者教学演示功能，其次可以利用对用户开放的开发平台标准系统总线和丰富的数据通信接口，进行数字视频音频嵌入式系统的二次开发，另外，还可以利用该平台的可编程特性，在不改变硬件的基础上，进行专用嵌入式软件开发或者视音频产品的样机研制工作；本发明中的微处理器音视频控制选件，是利用视音频嵌入式开发平台的标准系统总线实现的二次开发板，实现实时视频处理，音频标准码流生成、传输和存储功能。本发明中的视音频嵌入式开发平台采用大规模可编程器件(FPGA)作为开发平台主控核心，并且植入了NiosII软核管理系统，其可编程性提高了系统的可剪裁性，降低了系统开发成本，平台完善的视音频接口为用户二次开发提供信号源，15寸液晶显示器能够满足高清晰度视频显示的要求，开发平台标准系统总线接口支持用户基于该平台的嵌入式系统二次开发，使该平台具有极大的适应性和极高的性价比；本发明中的微处理器音视频控制选件，采用三星公司的ARM芯片作为主控制核心，并且移植了uCOS操作系统，用来调度所有板级任务，采用选件标准系统总线与专用视音频嵌入式开发平台进行配套，提高了系统集成度和可靠性，并利用以太网、USB以及串口等通信方式实现数据的远程传输和系统管理，该选件的标准系统总线通过与视音频嵌入式开发平台相连接，解决该选件编码的信号源和解码后视频、音频信号播放等问题。对外的以太网接口模块和USB接口模块提供了信息传输的标准通道，也提供了系统远程控制通道，提高了系统的可扩展性与普遍适应性。
根据上述的发明构思，本发明采用下述技术方案一种基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，包括一个视音频嵌入式开发平台，其特征在于所述的视音频嵌入式开发平台的开发平台标准系统总线模块通过SRDU接口连接一个微处理器音视频控制选件二次开发板。
上述的微处理器音视频控制选件二次开发板，包括通用存储模块、选件系统主控模块、选件系统协处理模块、USB接口模块、以太网接口模块和选件标准系统总线模块，二次开发板选件处理的多种视频、音频、控制以及其他数据信息都通过选件标准系统总线模块与配套的视音频嵌入式开发平台连接，采用SAMSUNG S3C44B0X01芯片作为系统主控制模块的控制核心，选件系统主控模块分别与通用存储模块、选件系统协处理模块、USB接口模块、以太网接口模块和选件标准系统总线模块，选件标准系统总线模块分别与开发平台标准系统总线模块、选件系统主控模块、选件系统协处理模块、USB接口模块和以太网接口模块相连。采用选件系统主控模块作为系统数据处理的核心部件作为系统数据处理的核心控制部件，其中的ARM芯片支持多任务操作系统，能够支持uCOS、uCLinux等实时操作系统，与通用存储模块相结合，支持程序存储和数据存储，构成基本的嵌入式系统，其多任务可分为视频操作部分和音频操作部分，视频操作部分，ARM微处理器将控制CPLD协处理模块针对160个引脚的选件标准系统总线上获取的实时视频数据，进行多种处理操作，并将处理过的图像数据返回160个引脚的选件标准系统总线，由视音频嵌入式开发平台显示，音频操作部分，ARM微处理器将针对160个引脚的选件标准系统总线上获取的实时音频数据，进行多种处理，可将音频数据存储在片内FIFO，或是存储到通用存储模块的SDRAM数据存储部分，处理过的音频数据可由160个引脚的标准系统总线返回视音频嵌入式开发平台，由视音频嵌入式开发平台的音频解码芯片进行解码输出，采用选件配置的以太网接口模块和USB接口模块，通过选件标准系统总线，支持数据的实时远距离传输以及与外设的数据通信和远程系统管理。
上述选件系统主控模块通过DAC接口与通用存储模块相连，通过Ctrl、DATA接口与选件系统协处理模块，通过UDAC接口与USB接口模块相连，通过EDAC接口与以太网接口模块相连，通过UART、IIC以及ADB接口与选件标准系统总线模块相连，组成完整的音视频处理通道。
上述选件标准系统总线模块通过UART、IIC以及ADB接口与选件系统主控模块相连，通过GPIOB、VDB以及VDctrl接口与选件系统协处理模块相连，通过UIB接口与USB接口模块相连，通过EIB接口与以太网接口模块相连，通过SRDU接口与开发平台标准系统总线模块相连，组成该系统的信号输入、输出通道，以及数据远程传输与管理通道，选件标准总线通过SRDU接口从开发平台标准总线上获取视频、音频、控制、串口通信以及其他数据信息。
上述通用存储模块采用AM29LV320DB FLASH和HY67V641620HG SDRAM数据存储芯片。
上述选件系统主控模块采用SAMSUNG S3C44B0X01芯片作为系统主要控制芯片。
上述选件系统协处理模块采用MAX CPLD芯片EPM3256ATC144作为系统协处理芯片。
上述USB接口模块采用PDIUSBD12 USB访问控制芯片。
上述以太网接口模块采用RTL8019AS以太网多媒体访问控制芯片。上述选件标准系统总线模块采用双排160个引脚的标准插针，通过SRDU接口与配套的视音频嵌入视开发平台的标准插座连接。
上述的视音频嵌入式开发平台，包括开发平台主控模块、差分视频信号生成与切换模块、开发平台标准系统总线模块、通信模块、显示模块、视频输入模块和音频输入输出模块组成，系统集成了完善的视频、音频、显示以及其他通信接口，开发平台标准系统总线向用户开放，支持二次开发；采用主控模块和标准系统总线作为平台的核心，开发平台标准系统总线模块分别与开发平台主控模块、差分视频信号生成与切换模块、通信模块、视频输入模块、音频输入输出模块和选件标准系统总线模块相连，差分视频信号生成与切换模块分别与开发平台主控模块、开发平台标准系统总线模块和显示模块相连；采用大规模可编程器件(FPGA)芯片作为开发平台主控模块的核心，支持NiosII软核植入，同时外接多种存储器芯片，支持程序存储、数据存储和缓冲；采用160个引脚的开发平台标准系统总线，对用户开放，支持基于该平台的数字视频音频电路嵌入式系统二次开发，平台支持多种视频音频接口以及对外通信接口；采用低电压高速差分(LVDS)视频信号传输方式，减少了视频干扰，支持在显示模块中的15寸液晶显示器上实时显示视频图像。
上述开发平台标准系统总线模块通过DAV接口与开发平台主控模块相连，通过LVDS接口与差分视频信号生成与切换模块相连，通过CMB接口与通信模块相连，通过DV接口与视频输入模块相连，通过DAB接口与音频输入输出模块相连，通过SRDU接口与选件标准系统总线模块相连，组成了该平台完整的视频、音频以及各种对外数据通信接口，开发平台标准系统总线对用户完全开放，支持用户通过SRDU接口进行基于该平台的二次嵌入式系统选件开发。
上述差分视频信号生成与切换模块通过VoC接口与开发平台主控模块相连，通过LVDS接口与开发平台标准系统总线模块相连，通过LVDS接口与显示模块相连，组成了该平台的信号处理、存储及显示通道。
上述开发平台主控模块采用大规模FPGA芯片EP1C6Q240C8为主控芯片；所述的差分视频信号生成与切换模块采用DS90C385差分视频生成芯片，采用DS90CP22差分视频切换芯片；所述的开发平台标准系统总线模块采用双排160个引脚的标准插座；所述的视频输入模块采用SAA7111视频解码芯片，支持两路模拟视频信号输入，一路S端子分量视频信号输入；所述的音频输入输出模块采用符合AC’97音频标准的CS4297音频编解码芯片，支持一路麦克风输入，一路线性输入，一路线性输出，一路S/PDIF标准音频输出；所述的显示模块采用15寸液晶显示器；所述的通信模块包含串口接口、USB接口、以太网接口和键盘接口。
本发明与现有相关技术相比较，具有如下显而易见的突出实质性特点和显著优点视音频嵌入式开发平台的特点和优点1、支持用户可控的多种格式视频信号输入、输出并显示，为系统以及用户的二次开发提供完善的视频信号源。2、支持AC’97音频标准信号的音频信号输入与输出，为系统以及用户的二次开发提供完善的音频信号源。3、支持CF卡等多种存储器，存储容量大，可插拔，与个人电脑接口兼容。4、开发平台标准系统总线完全对用户开放，提供了视频、音频以及其他数据通信接口，为用户二次开发提供了统一的接口标准，配置简便。5、15寸高清晰度液晶显示，为系统以及用户的二次视频开发提供了完善的显示通道。6、支持多路差分(LVDS)视频信号生成、传输、切换与显示，保证了视频信号的清晰度。
微处理器音视频控制选件的特点和优点1、该选件通过专用视音频嵌入式开发平台的标准系统总线获取视音频信号源，硬件电路的设计符合专用视音频嵌入式开发平台用户二次开发标准，同时选件的信号输出也通过专用视音频嵌入式开发平台的标准系统总线实现。2、主控芯片采用SAMSUNG S3C44B0X01芯片，支持多种操作系统的植入，与通用存储模块相结合，支持程序存储和数据存储，构成基本的嵌入式系统。3、采用CPLD作为该选件的视频信号协处理模块，充分利用了微处理器的控制能力合CPLD的处理能力4、采用ARM内嵌音频处理模块处理音频信号，充分体现了微处理器的处理能力5、利用以太网、USB以及串口等通信方式实现系统数据的远程传输和系统管理。
图1是本发明的系统总体结构框图。
图2是视音频嵌入式开发平台主控模块结构框图。
图3是视音频嵌入式开发平台差分视频信号生成与切换模块结构框图。
图4是微处理器音视频控制选件二次开发板的系统主控模块结构框图。
图5是微处理器音视频控制选件二次开发板的系统协处理模块结构框图。
具体实施例方式
本发明的一个优选实施例结合附图详述如下本基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板的系统总体结构框图如图1所示，包括一个视音频嵌入式开发平台15，其中的开发平台标准系统总线模块8通过SRDV接口连接一个微处理器音视频控制选件二次开发板1。
总体系统由开发平台主控模块11、差分视频信号生成与切换模块12、开发平台标准系统总线模块8、通信模块13、显示模块14、视频输入模块9、音频输入输出模块10、通用存储模块2、选件系统主控模块3、选件系统协处理模块4、USB接口模块5、以太网接口模块6和选件标准系统总线模块7组成。根据系统实现功能不同，可以分为两大部份，视频处理部分和音频处理部分，而音频处理部分又可分为两个过程，第一音频存储过程，第二音频处理回放过程。
视频处理部分，主要以直通处理为主，同时做一些可行的图像处理实验，以开发平台标准系统总线模块8和选件标准系统总线模块7为核心，开发平台标准系统总线模块8通过DAV接口与开发平台主控模块11相连；开发平台标准系统总线模块8通过LVDS接口与差分视频信号生成与切换模块12相连；开发平台标准系统总线模块8通过CMB接口与通信模块13相连；开发平台标准系统总线模块8通过DV接口与视频输入模块9相连；开发平台标准系统总线模块8通过DAB接口与音频输入输出模块10相连；开发平台标准系统总线模块8通过SRDU接口与二次开发板的选件标准系统总线模块7相连；组成了该平台完整的视频、音频以及各种对外数据通信接口，开发平台标准系统总线对用户完全开放，支持用户通过SRDU接口进行基于该平台的二次嵌入式系统选件开发；选件标准系统总线模块7通过UART、IIC以及ADB接口与选件系统主控模块3相连；选件标准系统总线模块7通过GPIOB、VDB以及VDctrl接口与选件系统协处理模块4相连；选件标准系统总线模块7通过UIB接口与USB接口模块5相连；选件标准系统总线模块7通过EIB接口与以太网接口模块6相连；选件标准系统总线模块7通过SRDU接口与开发平台标准系统总线模块8相连，组成该选件系统的信号输入、输出通道，以及数据远程传输与管理通道，选件标准总线通过SRDU接口从开发平台标准总线上获取视频、音频、控制、串口通信以及其他数据信息。视音频嵌入式开发平台上的开发平台标准系统总线模块8在开发平台主控模块11的控制之下向微处理器音视频控制选件的选件系统主控模块3提供实时的数字视频信号，由选件系统主控模块3控制数字视频信号经过选件系统协处理模块4中的CPLD实时处理，处理的内容用户可以根据需要在程序中自定义，经过处理后的数字视频信号通过微处理器音视频控制选件的选件标准系统总线模块7向视音频嵌入式开发平台输出，然后利用视音频嵌入式开发平台上的显示模块14实时播放，实现实时图像处理播放的功能。
音频处理部分，音频存储过程主要以选件系统主控模块3为处理核心，以视音频嵌入式开发平台上的开发平台标准系统总线模块8提供的数字音频以及其它数据信息为信号源，选件系统主控模块3通过DAC接口与通用存储模块2相连，选件系统主控模块3通过Ctrl、DATA接口与选件系统协处理模块4，选件系统主控模块3通过UDAC接口与USB接口模块5相连，选件系统主控模块3通过EDAC接口与以太网接口模块6相连，选件系统主控模块3通过UART、IIC以及ADB接口与选件标准系统总线模块7相连，组成完整的音视频处理通道，微处理器音视频控制选件通过选件标准系统总线模块7，从视音频嵌入式开发平台上获取标准格式的音频以及其它数据信息，作为标准码流的信号源，同时也提供了必要的控制指令，作为选件系统控制模块中的主控ARM芯片对信号源的控制通道，选件系统主控模块中的S3C44B0X01ARM芯片通过ADB接口从选件标准系统总线模块7上获得音频信号源，通过自身的IIS接口存入ARM芯片内部FIFO，由嵌入式操作系统控制音频数据处理任务的调度，执行音频数据处理，由CPU控制将处理过的数据通过DAC接口存入SDRAM，存入的音频数据可以由操作系统调度执行传输任务，将音频数据由EDAC接口传入以台网接口模块6，通过有线网络传输到其他设备，或者由UDAC接口利用USB接口模块5通过USB端口进行数据传输，同时这两种通信方式也可以作为系统的远程管理通道，执行对CPU的控制管理，音频回放过程主要以选件系统主控模块3为处理核心，通过选件标准系统总线模块7向视音频嵌入式开发平台上的音频输入输出模块10提供数字音频以及其它数据信息并实现实时播放，选件系统主控模块3通过DAC接口与通用存储模块2相连，选件系统主控模块3通过Ctrl、DATA接口与选件系统协处理模块4，选件系统主控模块3通过UDAC接口与USB接口模块5相连，选件系统主控模块3通过EDAC接口与以太网接口模块6相连，选件系统主控模块3通过UART、IIC以及ADB接口与选件标准系统总线模块7相连，组成完整的音视频处理通道，选件系统主控模块3由操作系统控制将通用存储模块2中的SDRAM中的数据传入ARM内嵌音频模块中的FIFO中去，再由ARM控制输出到ADB接口，通过选件标准系统总线模块7，经SRDU接口输入到视音频嵌入式开发平台上的音频输入输出模块10，由麦克风输出声音，同时音频数据也可以由其它设备通过网络接口输入数据到以太网接口模块6，或是由其它设备通过USB接口输入数据到USB接口模块5，由EDAC接口或是UDAC接口送入选件系统主控模块3，再由ARM将数据送入其内嵌音频模块中的FIFO中，然后由ARM控制输出到ADB接口，通过选件标准系统总线模块7，经SRDU接口输入到视音频嵌入式开发平台上的音频输入输出模块10，由麦克风输出声音，这样处理充分利用了视音频嵌入式开发平台上已有的模块，充分体现了网口和USB端口的数据传输能力。
开发平台主控模块11如图2所示，主控FPGA芯片17采用EP1C6Q240C8芯片，内部包含5980个逻辑单元，支持NiosII软核植入。EP1C6Q240C8通过DAV接口与开发平台标准系统总线模块8相连，接收来自标准系统总线上的数字视频、音频以及其它数据信息，并根据用户的程序定义进行相关数据处理，然后通过VoC接口输出处理后的视频数据到差分视频信号生成与切换模块12，进行差分视频信号的生成；EP1C6Q240C8外部配置了FLASH存储器A19，既可以存储系统的硬件配置程序也可以存储NiosII软核中的可执行文件，同时还可以存储其他的用户数据；SRAM存储器20作为NiosII软核中可执行文件的运行环境；SDRAM存储器A18作为视频、音频以及其它数据信息的缓存；CF卡存储器16可以存储实时视频、音频或者其他数据信息，方便插拔，并且可以直接在个人电脑上浏览内容。这样设计，既解决了系统中大量实时视频音频数据的高速处理问题，也可以利用丰富的外设存储器，对实时数据进行存储和缓冲，而且可以通过差分视频信号生成与切换模块12实时显示播放，完成了视音频信号的输入、处理、存储以及显示功能。
差分视频信号生成与切换模块12如图3所示，采用了DS90C385芯片22作为差分视频信号的产生模块，DS90C385允许将24位RGB视频信号转换成LVDS差分信号，输出为五通道的LVDS信号，芯片支持85MHz的视频RGB信号，每7位信号生成一路LVDS信号，因此每一通道速率为595Mbps，总的数据吞吐量为297.5Mbytes/秒，本系统中采用的视频信号格式为RGB565，数据速率只有13.5MHz，因此每一LVDS差分信号通道为94.5Mbps，共四个LVDS信号输出通道，总的数据吞吐量为47.25Mbytes/秒；采用专用的VGA转换LVDS差分视频信号板21，将外部直接输入的VGA信号转换成LVDS差分视频信号；采用DS90CP22芯片23作为差分视频信号的切换模块，DS90CP22是双路LVDS差分信号切换芯片，在系统中共用了四片DS90CP22芯片，用来切换分别来自差分视频信号生成芯片DS90C38522和专用VGA转LVDS信号板21的两路LVDS差分视频信号，切换输出的差分视频信号可以回到开发平台标准系统总线模块8，也可以输出到显示模块14直接显示。
选件系统主控模块3如图4所示，选件系统主处理器25采用SAMSUNGS3C44B0X01芯片，该ARM芯片基于ARM7TDMI CPU核，采用16/32位RISC指令系统，最高处理频率可达66MHz，集成了IIC、IIS、UART和SIO等多种外设，能植入多种嵌入式操作系统，S3C44B0X01通过UART、IIC和ADB接口与选件标准系统总线模块7相连，接收来自系统总线上的数字音频信号、IIC和UART通信端口的各种信号，选件系统主处理器根据用户需要，对以上各种信号进行相应的处理，然后可由EDAC或UDAC接口送至以太网接口模块6或USB接口模块5进行传输，或是直接由ADB接口返回视音频嵌入式开发平台输出播放，S3C44B0X01通过Ctrl接口控制选件系统协处理器CPLD26进行对图像信号的处理，同时可以通过DATA接口进行一些数据交换，S3C44B0X01外部配置了FLASH存储器B27用来作为程序存储器，存储应用程序和嵌入式操作系统，S3C44B0X01外部还配置了SDRAM存储器B24用来作为数据存储器，存储系统运行时的运算数据，或者也可以用来作为程序存储器，将FLASH存储器B27中的程序数据复制到SDRAM存储器B24中运行，可以加快程序运行速度。
选件系统协处理模块4如图5所示，选件系统协处理器CPLD26采用MAX CPLD芯片EPM3256ATC144，含116个通用I/O引脚，含有256个D触发器，27M时钟输入，可以对来自选件标准系统总线模块7的数字图像信号做实时处理，EPM3256ATC144通过DATA和Ctrl接口与选件系统主处理器25相连，EPM3256ATC144通过GPIOB、VDB和VDctrl接口与选件标准系统总线接口7相连，EPM3256ATC144通过GPIOB、VDB和VDctrl接口接收来自系统总线上的数字视频信号以及相应的视频控制信号，EPM3256ATC144通过Ctrl接口接收来自选件系统主处理器25的控制信息，根据不同的控制信息做相应的图像处理，处理过的图像数据再通过GPIOB、VDB和VDctrl接口通过选件标准系统总线模块7返回视音频嵌入式开发平台实时播放，同时EPM3256ATC144通过DATA接口与选件系统主处理器25进行一些数据传输，选件系统协处理器CPLD26还可以直接产生图像信号，如彩条、方格等测试信号，由GPIOB、VDB和VDctrl接口通过选件标准系统总线模块7返回视音频嵌入式开发平台播放显示，微处理器音视频控制选件二次开发板的音视频通道完全隔离，充分利用了各自处理器的特长。
本实施例的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，基于专用的视音频嵌入式开发平台，实现针对实时视频、音频信号的处理、存储和传输，ARM和CPLD各自完成对音频和视频的处理，利用与之配套的视音频嵌入式开发平台提供信号源以及视频显示接口和音频接口显示播放，提高了系统集成度和可靠性，对外的以太网接口模块和USB接口模块提供了信息传输的标准通道，也提供了系统远程控制通道，并且增加了系统的可扩展性与普遍适应性。
这里通过参考具体的实施例对本发明进行了详细描述，但这只是应用举例，应该清楚本领域的普通技术人员在不脱离本发明的范围和实质的情况下可以做出各种修改和变化。
权利要求
1.一种基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，包括一个视音频嵌入式开发平台(15)，其特征在于所述的视音频嵌入式开发平台(15)的开发平台标准系统总线模块(8)通过SRDU接口连接一个微处理器音视频控制选件二次开发板(1)。
2.根据权力要求1所述基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的微处理器音视频控制选件二次开发板(1)由通用存储模块(2)、选件系统主控模块(3)、选件系统协处理模块(4)、USB接口模块(5)、以太网接口模块(6)和选件标准系统总线模块(7)构成，二次开发板选件处理的视频、音频、控制以及其他数据信息都通过选件标准系统总线模块(7)与配套的视音频嵌入式开发平台连接，采用SAMSUNG S3C44B0X01芯片作为选件系统主控模块(3)的控制核心，选件系统主控模块(3)分别与通用存储模块(2)、选件系统协处理模块(4)、USB接口模块(5)、以太网接口模块(6)和选件标准系统总线模块(7)相连，选件标准系统总线模块(7)分别与开发平台标准系统总线模块(8)、选件系统主控模块(3)、选件系统协处理模块(4)、USB接口模块(5)和以太网接口模块(6)相连；采用选件系统主控模块(3)作为系统数据处理的核心控制部件，其中的ARM芯片支持多任务操作系统，能够支持uCOS、uCLinux实时操作系统，与通用存储模块相结合，支持程序存储和数据存储，构成基本的嵌入式系统，其多任务分为视频操作部分和音频操作部分，视频操作部分，ARM微处理器将控制CPLD协处理模块(4)针对160个引脚的选件标准系统总线上获取的实时视频数据，进行多种处理操作，并将处理过的图像数据返回160个引脚的选件标准系统总线，由视音频嵌入式开发平台显示，音频操作部分，ARM微处理器将针对160个引脚的选件标准系统总线上获取的实时音频数据，进行多种处理，可将音频数据存储在片内FIFO，或是存储到通用存储模块的SDRAM数据存储部分，处理过的音频数据可由160个引脚的标准系统总线返回视音频嵌入式开发平台，由视音频嵌入式开发平台的音频解码芯片进行解码输出，采用选件配置的以太网接口模块(6)和USB接口模块(5)，通过选件标准系统总线，支持数据的实时远距离传输以及与外设的数据通信和远程系统管理。
3.根据权利要求2所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的选件系统主控模块(3)通过DAC接口与通用存储模块(2)相连，通过Ctrl、DATA接口与选件系统协处理模块(4)相连，通过UDAC接口与USB接口模块(5)相连，通过EDAC接口与以太网接口模块(6)相连，通过UART、IIC以及ADB接口与选件标准系统总线模块(7)相连，组成完整的音视频处理通道。
4.根据权利要求3所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的选件标准系统总线模块(7)通过UART、IIC以及ADB接口与选件系统主控模块(3)相连，通过GPIOB、VDB以及VDctrl接口与选件系统协处理模块(4)相连，通过UIB接口与USB接口模块(5)相连，通过EIB接口与以太网接口模块(6)相连，通过SRDU接口与开发平台标准系统总线模块(8)相连，组成该系统的信号输入、输出通道，以及数据远程传输与管理通道，选件标准总线通过SRDU接口从开发平台标准总线上获取视频、音频、控制、串口通信以及其他数据信息。
5.根据权利要求2所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的通用存储模块(2)采用AM29LV320DB FLASH和HY67V641620HG SDRAM数据存储芯片；所述的选件系统主控模块(3)采用SAMSUNG S3C44B0X01芯片作为系统主要控制芯片；所述的选件系统协处理模块(4)采用MAX CPLD芯片EPM3256ATC144作为系统协处理芯片；所述的USB接口模块(5)采用PDIUSBD12 USB访问控制芯片；所述的以太网接口模块(6)采用RTL8019AS以太网多媒体访问控制芯片；所述的选件标准系统总线模块(7)采用双排160个引脚的标准插针，通过SRDU接口与配套的视音频嵌入视开发平台的标准插座连接。
6.根据权利要求1所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的视音频嵌入式开发平台(15)由开发平台主控模块(11)、差分视频信号生成与切换模块(12)、开发平台标准系统总线模块(8)、通信模块(13)、显示模块(14)、视频输入模块(9)和音频输入输出模块(10)组成，开发平台标准系统总线模块(8)分别与开发平台主控模块(11)、差分视频信号生成与切换模块(12)、通信模块(13)、视频输入模块(9)和音频输入输出模块(10)相连，差分视频信号生成与切换模块(12)分别与开发平台主控模块(11)、开发平台标准系统总线模块(8)和显示模块(14)相连；采用大规模可编程器件芯片作为开发平台主控模块(11)的核心，支持NiosII软核植入，同时外接多种存储器芯片，支持程序存储、数据存储和缓冲；米用160个引脚的开发平台标准系统总线，对用户开放，支持基于该平台的数字视频音频电路嵌入式系统二次开发，平台支持多种视频音频接口以及对外通信接口；采用低电压高速差分视频信号传输方式，减少了视频干扰，支持在显示模块(14)中的15寸液晶显示器上实时显示视频图像。
7.根据权利要求6所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的开发平台标准系统总线模块(8)通过DAV接口与开发平台主控模块(11)相连，通过LVDS接口与差分视频信号生成与切换模块(12)相连，通过CMB接口与通信模块(13)相连，通过DV接口与视频输入模块(9)相连，通过DAB接口与音频输入输出模块(10)相连，通过SRDU接口与选件标准系统总线模块(7)相连，组成了该平台完整的视频、音频以及各种对外数据通信接口，开发平台标准系统总线对用户完全开放，支持用户通过SRDU接口进行基于该平台的二次嵌入式系统选件开发。
8.根据权利要求6所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的差分视频信号生成与切换模块(12)通过VoC接口与开发平台主控模块(11)相连，通过LVDS接口与开发平台标准系统总线模块(8)相连，通过LVDS接口与显示模块(14)相连，组成了该平台的信号处理、存储及显示通道。
9.根据权利要求6所述的基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，其特征在于所述的开发平台主控模块(11)采用大规模FPGA芯片EP1C6Q240C8为主控芯片；所述的差分视频信号生成与切换模块(12)采用DS90C385差分视频生成芯片，采用DS90CP22差分视频切换芯片；所述的开发平台标准系统总线模块(8)采用双排160个引脚的标准插座；所述的视频输入模块(9)采用SAA7111视频解码芯片，支持两路模拟视频信号输入，一路S端子分量视频信号输入；所述的音频输入输出模块(10)采用符合AC’97音频标准的CS4297音频编解码芯片，支持一路麦克风输入，一路线性输入，一路线性输出，一路S/PDIF标准音频输出；所述的显示模块(14)采用15寸液晶显示器；所述的通信模块(13)包含串口接口、USB接口、以太网接口和键盘接口。
全文摘要
本发明涉及一种基于视音频嵌入式开发平台的微处理器音视频控制选件二次开发板，它包括一个视音频嵌入式开发平台，所述的视音频嵌入式开发平台的开发平台标准系统总线模块通过SRDU接口连接一个微处理器音视频控制选件二次开发板，实现实时视频处理，音频标准码流生成、传输和存储功能，是一个有效的数字视音频嵌入式系统学习和设计平台。
文档编号G06F3/147GK1971544SQ20061011731
公开日2007年5月30日 申请日期2006年10月19日 优先权日2006年10月19日
发明者吴佰年, 陆亨立, 吴颐玲, 范天翔, 陆小锋 申请人:上海大学, 上海磐宏电子科技有限公司