一种与8位微处理器应用系统连接的定时器ip核及其实现定时器定时控制的方法
【技术领域】
[0001] 本发明设及一种与8位微处理器应用系统连接的定时器IP核及其实现定时器定 时控制的方法，尤其设及一种基于FPGA并行处理的特点，应用FPGA设计硬连接电路组成的 能够与8位微处理器应用系统连接的定时器IP核及其用于实现定时器定时控制的方法。
【背景技术】
[0002] 在大规模时间顺序控制或其它需要应用众多定时器的8位微处理器应用系统中， 将使用大量的定时器，扩展定时器个数有=种实现方式：第一种方式是应用微处理器中的 一个定时器的定时时间作为基准时间，采用定时中断方式编程，设置定时倍数变量，该定时 倍数变量也是扩展定时器的标识变量，编程方法主要有2种，第1种方法是执行一次基准定 时器中断服务函数定时倍数变量加1，并与设置的基准定时倍数值比较，如果定时倍数变量 已达到设置的基准定时倍数值，对定时倍数变量清0,然后执行该扩展定时器定时时间到的 程序；或专口设置一个扩展定时器的标识变量，当定时倍数变量已达到设置的基准定时倍 数值时，对定时倍数变量清0,置1定时器的标识变量，在主函数的程序中判断该定时器的 标识变量是否为"1"，如果是，则清0该定时器的标识变量，执行一次该扩展定时器定时时 间到的处理函数；第二种方式是微处理器与定时器扩展忍片连接，目前定时器忍片主要有 82巧4,可W扩展3个16位定时器； W上二种实现方式存在如下不足之处： 1. 应用基准定时器的定时中断方法，CPU响应和退出基准定时器中断服务程序占用 CPU运行时间；定时基准时间越小，比如1ms，定时器系统需要扩展的定时器越多，将占用 CPU运行时间越长，对其它程序模块的执行速度产生严重的影响，定时精度不高； 2. 第二种方式采用微处理器外扩专用定时器忍片，所需的定时器越多，外扩专用定时 器忍片就越多，8位微处理器应用系统的电路规模就越大； 第=种方式是采用不可编程的硬件定时，其每个定时器用独立的硬件电路实现；采用 运种方式实现定时功能，所需的定时器越多，电路规模就越大，且维护工作量大。
【发明内容】
[0003] 本发明的目的在于充分应用FPGA的并行处理功能，提供一种基于FPGA的与8位 微处理器应用系统连接的定时器IP核及其用于实现定时器定时控制的方法，该定时器IP 核内部有14个16位定时器，也可W应用12个16位定时器设置成为6个32位定时器，每 个16位定时器或32位定时器输出溢出信号，能够编程设置口控信号控制定时器的工作，定 时器的工作模式，选择四种定时计数的分频倍数，该定时器IP核具有定时精度高、只需要 经过初始化编程的两条命令设置每个定时器的工作运行方式，定时过程不占用8位微处理 器程序执行的时间，能够实现对数量多达14个16位定时器或2个16位定时器和6个32 位定时器的定时与定时控制等优点，W克服已有定时方式实现技术所存在的不足。
[0004] 为解决上述技术问题，本发明采取的技术方案是：一种与8位微处理器应用系统 连接的定时器IP核，其特征在于：该定时器IP核包括数据输入输出与命令字分解存储控制 模块，脉冲12分频器，定时处理控制模块，定时器溢出标志控制模块，输入口控选择控制模 块； 所述数据输入输出与命令字分解存储控制模块与8位微处理器应用系统、定时处理控 制模块、定时器溢出标志控制模块和输入口控选择控制模块连接； 所述脉冲12分频器还与8位微处理器应用系统和定时处理控制模块连接； 所述定时处理控制模块还与8位微处理器应用系统、定时器溢出标志控制模块和输入 口控选择控制模块连接； 所述数据输入输出与命令字分解存储控制模块在输入的片选信号为低电平的条件下， 如果写信号有效，按照8位微处理器应用系统给定的定时器或定时器命令字的地址，获得 定时器运行的工作模式分频倍数编码命令字，状态控制命令字，16位定时器或32位定时器 的定时参数，并按照定时参数、定时器编号、工作模式分频倍数编码和状态控制分别予W存 储和输出，还输出写工作模式分频倍数编码命令字信号、写状态控制命令字信号和写定时 器参数信号；如果读信号有效向8位微处理器应用系统传输定时器实时定时值； 所述脉冲12分频器对8位微处理器应用系统的时钟脉冲进行分频，其输出作为定时处 理控制模块的定时器定时控制操作的基准时钟脉冲； 所述定时处理控制模块在写工作模式分频倍数编码命令字信号的作用下，按照定时器 编号存储该定时器的工作模式，基准时钟分频倍数的编码值；在写状态控制命令字信号的 作用下，按照定时器编号存储该定时器的状态控制信号；在写定时器参数信号的作用下，按 照定时器编号存储该定时器的定时参数；所述定时处理控制模块定时器IP核外部输入的 时钟脉冲CLKII控制定时处理控制模块的运行，按照脉冲12分频器输出的一个基准时钟脉 冲周期完成所有定时器的一次定时处理，包括每个定时器的状态控制处理，工作模式的判 断处理，按照每个16位/32位定时器设置的基准时钟倍数值对每个16位/32位定时器的 实时定时参数值进行加1操作，产生溢出时，对实时定时参数值自动重装载定时参数，并输 出溢出标志信号；在数据输入输出与命令字分解存储控制模块输入的片选信号为低电平的 条件下，如果读信号有效，按照8位微处理器应用系统给定的定时器的地址，直接读出该定 时器的实时定时参数值经数据输入输出与命令字分解存储控制模块传输到8位微处理器 应用系统的数据总线，16位定时器的实时定时参数需要分时两次予W读出，32位定时器的 实时定时参数需要分时四次予W读出；在8位微处理器应用系统输出的复位信号作用下， 停止所有定时器的定时操作； 所述定时器溢出标志控制模块输出16位/32位定时器的高电平有效地溢出信号；定时 处理控制模块输出的16位定时器的溢出信号由低电平变换为高电平时，存储该定时器溢 出标志为高电平；如果该定时器溢出标志为高电平，清溢出标志由高电平转换为低电平，存 储该定时器溢出标志为低电平；在写工作模式分频倍数编码命令字信号的作用下，定时器 溢出标志控制模块按照寄存器编号存储32位定时器工作模式的信息，封锁该32位定时器 低16位的溢出信息保持为低电平； 所述输入口控选择控制模块在写工作模式分频倍数编码命令字信号作用下，按照定时 器编号存储该定时器的工作模式，根据该定时器工作模式所确定的口控功能要求和输入的 口控电平，控制输入口控选择控制模块输出的口控信号。
[0005] 其进一步技术方案是：所述数据输入输出与命令字分解存储控制模块包括8位双 向数据选通=态口组，读写信号控制模块，定时参数寄存器，定时器编号寄存器，工作模式 分频倍数编码寄存器，状态控制寄存器； 所述8位双向数据选通=态口组分别与8位微处理器应用系统、读写信号控制模块、定 时参数寄存器、定时器编号寄存器，工作模式分频倍数编码寄存器，状态控制寄存器和定时 处理控制模块连接； 所述读写信号控制模块还与8位微处理器应用系统、定时参数寄存器、定时器编号寄 存器，工作模式分频倍数编码寄存器，状态控制寄存器、定时处理控制模块、定时器溢出标 志控制模块和输入口控选择控制模块连接； 所述定时参数寄存器还与定时处理控制模块连接； 所述定时器编号寄存器还与8位微处理器应用系统、定时处理控制模块、定时器溢出 标志控制模块和输入口控选择控制模块连接； 所述工作模式分频倍数编码寄存器还与8位微处理器应用系统、定时处理控制模块、 定时器溢出标志控制模块和输入口控选择控制模块连接； 所述状态控制寄存器还与8位微处理器应用系统、定时处理控制模块和定时器溢出标 志控制模块连接； 所述数据输入输出与命令字分解存储控制模块的读写信号控制模块在片选信号为低 电平的条件下，如果写信号有效，发出8位双向数据选通=态口组写信号，选通8位微处理 器应用系统数据总线的数据输入；产生写定时器编号信号，并判断输入的地址值，如果是定 时器参数的地址值，将该地址值写入定时器编号寄存器，产生写定时器参数信号，将数据总 线的数据写入定时参数寄存器；如果是定时器命令字地址，将数据总线的第2位~第5位数 据写入定时器编号寄存器，命令字地址是0邸或0FH，设置第3位定时器编号值S3为0,否 则设置为1 ;如果是命令字低8位地址，则命令字是工作模式分频倍数编码命令字，产生写 工作模式分频倍数编码命令字信号，将数据总线的第0位、第1位、第6位和第7位写入工 作模式分频倍数编码寄存器；如果是命令字高8位地址，则命令字是状态控制命令字，产生 写状态控制命令字信号，将数据总线的第0位、第1位和第7位写入状态控制寄存器；如果 读信号有效，发出8位双向数据选通=态口组读信号，将定时处理控制模块的定时器IP核 内部输出数据总线的数据传输到8位微处理器应用系统的数据总线。
[0006] 其更进一步技术方案是：所述定时处理控制模块包括定时器定时控制操作模块， 地址选通控制I，8位定时参数双端口存储器，地址选通控制II，8位定时实时参数双端口 存储器，地址选通控制III，4位工作模式分频倍数编码双端口存储器，地址选通控制IV，3位 状态控制双端口存储器； 所述定时器定时控制操作模块分别与脉冲12分频器、定时器溢出标志控制模块、定时 器溢出标志控制模块、地址选通控制I、8位定时参数双端口存储器、地址选通控制II、8位 定时实时参数双端口存储器、地址选通控制111、4位工作模式分频倍数编码双端口存储器、 地址选通控制IV、3位状态控制双端口存储器和定时器器IP核外部输入的定时处理控制运 行时钟脉冲CLKII连接； 所述地址选通控制I还与数据输入输出与命令字分解存储控制模块和8位定时参数 双端口存储器连接； 所述8位定时参数双端口存储器还与数据输入输出与命令字分解存储控制模块和8位 定时实时参数双端口存储器连接. 所述地址选通控制II还与8位微处理器应用系统、数据输入输出与命令字分解存储控 制模块和8位定时实时参数双端口存储器连接； 所述8位定时实时参数双端口存储器还与数据输入输出与命令字分解存储控制模块 连接； 所述地址选通控制III还与数据输入输出与命令字分解存储控制模块和4位工作模式 分频倍数编码双端口存储器连接； 所述4位工作模式分频倍数编码双端口存储器还与数据输入输出与命令字分解存储 控制模块连接； 所述地址选通控制IV还与数据输入输出与命令字分解存储控制模块和3位状态控制 双端口存储器连接； 所述3位状态控制双端口存储器还与数据输入输出与命令字分解存储控制模块、8位 微处理器应用系统的复位信号连接；如果输入的复位信号为有效的复位信号，复位3位状 态控制双端口存储器，停止所有定时器的定时操作。
[0007] 其再进一步技术方案是：所述定时器溢出标志控制模块包括非n，M0工作模式位 寄存器组，溢出清零脉冲控制器，与非口I，D触发器I，与口I，与非口II，D触发器II，与 非口III，D触发器III，与口II，与非口IV，D触发器IV，与非口V，D触发器V，与口III，与非口 VI，D触发器VI，与非口W，D触发器W，与非口W，D触发器W，与口IV，与非口IX，D触发器 IX，与非口x，D触发器X，与口V，与非口刘，〇触发器刘，与非口XLD触发器xn，与口VI，与 非口XIII，D触发器XIII，与非口XIV，D触发器XIV; 所述非口的输入端与数据输入输出与命令字分解存储控制模块的状态控制寄存器的M0输出端连接，输出端与M0工作模式位寄存器组的一个输入端连接； M0工作模式位寄存器组的另=个输入端分别与8位微处理器应用系统的复位信号输 出端、数据输入输出与命令字分解存储控制模块的读写信号控制模块的写工作模式分频倍 数编码命令字信号输出端和定时器编号寄存器的定时器编号输出端连接，输出端分别与口 I、与口II、与口III、与口IV、与口V、与口VI的一个输入端连接； 溢出清零脉冲控制器的=个输入端分别与数据输入输出与命令字分解存储控制模块 的读写信号控制模块的写状态控制命令字信号输出端、状态控制寄存器的清溢出标志输出 端和定时器编号寄存器的定时器编号输出端连接，输出端分别与非口I、与非口II、与非口 III、与非口IV、与非口V、与非口VI、与非口W、与非口W、与非口IX、与非口X、与非口刘、与 非口xn、与非口XIII、与非口XIV的一个输入端连接；输出端还与D触发器I、D触发器II、D 触发器I