码命令字参见附表五《定时器IP核B的工作模式 分频倍数编码命令字一览表》;状态控制命令字参见附表六《定时器IP核B的状态控制命令 字一览表》。
[00巧]该定时器IP核B用于实现定时器定时控制操作的程序流程图参见图9 ;与定时器IP核A的定时器定时控制操作程序流程图不同之处在于：定时器IP核A的的S105和S106 操作步骤予W删除，步骤S103变换为：判断定时器编号值j是否等于或大于1EH，如果j的 值等于或大于1EH，则进入步骤S104,否则进入S107。 W26] 实施例S: 一种与8位微处理器应用系统连接的定时器IP核，图1中的脉冲12分频器III确定了 定时器IP核的定时基准时钟，将脉冲12分频器III变换为50分频器III，适应8位微处理器 的时钟频率大于12MHz的情况。
[0027] 实施例四； 一种与8位微处理器应用系统连接的定时器IP核，图1中的脉冲12分频器III确定了 定时器IP核的定时基准时钟，将脉冲12分频器III变换为100分频器III，适应8位微处理器 的时钟频率大大的大于12MHz的情况。
[00測 附表一； 《与8位微处理器应用系统连接的定时器IP核A的定时器与命令地址编码表》 节可資就:茂m、;二苗巧片中…
附表二：《定时器IP核A的工作模式分频倍数编码命令字一览表》
附表=:《定时器IP核A的状态控制命令字一览表》
附表四：《定时器IP核B的定时器与命令地址编码表》
附表五：《定时器IP核B的工作模式分频倍数编码命令字一览表》
附表六：《定时器IP核B的状态控制命令字一览表》
【主权项】
1. 一种与8位微处理器应用系统连接的定时器IP核，其特征在于：该定时器IP核包 括数据输入输出与命令字分解存储控制模块（II )，脉冲12分频器(III)，定时处理控制模块 (IV)，定时器溢出标志控制模块（V)，输入门控选择控制模块(VI); 所述数据输入输出与命令字分解存储控制模块（II)与8位微处理器应用系统（I )、定 时处理控制模块(IV)、定时器溢出标志控制模块（V)和输入门控选择控制模块(VI)连接； 所述脉冲12分频器(III)还与8位微处理器应用系统（I )和定时处理控制模块(IV)连 接； 所述定时处理控制模块(IV)还与8位微处理器应用系统（I )、定时器溢出标志控制模 块（V)和输入门控选择控制模块(VI)连接； 所述数据输入输出与命令字分解存储控制模块（II)在输入的片选信号为低电平的条 件下，如果写信号有效，按照8位微处理器应用系统（I )给定的定时器或定时器命令字的地 址，获得定时器运行的工作模式分频倍数编码命令字，状态控制命令字，16位定时器或32 位定时器的定时参数，并按照定时参数、定时器编号、工作模式分频倍数编码和状态控制分 别予以存储和输出，还输出写工作模式分频倍数编码命令字信号、写状态控制命令字信号 和写定时器参数信号；如果读信号有效向8位微处理器应用系统（I )传输定时器实时定时 值； 所述脉冲12分频器(m)对8位微处理器应用系统（I )的时钟脉冲进行分频，其输出 作为定时处理控制模块(IV)的定时器定时控制操作的基准时钟脉冲； 所述定时处理控制模块(IV)在写工作模式分频倍数编码命令字信号的作用下，按照定 时器编号存储该定时器的工作模式，基准时钟分频倍数的编码值；在写状态控制命令字信 号的作用下，按照定时器编号存储该定时器的状态控制信号；在写定时器参数信号的作用 下，按照定时器编号存储该定时器的定时参数；所述定时处理控制模块(IV)定时器IP核 外部输入的时钟脉冲CLK II控制定时处理控制模块的运行，按照脉冲12分频器(III)输出 的一个基准时钟脉冲周期完成所有定时器的一次定时处理，包括每个定时器的状态控制处 理，工作模式的判断处理，按照每个16位/32位定时器设置的基准时钟倍数值对每个16位 /32位定时器的实时定时参数值进行加1操作，产生溢出时，对实时定时参数值自动重装载 定时参数，并输出溢出标志信号；在数据输入输出与命令字分解存储控制模块（II)输入的 片选信号为低电平的条件下，如果读信号有效，按照8位微处理器应用系统（I )给定的定时 器的地址，直接读出该定时器的实时定时参数值经数据输入输出与命令字分解存储控制模 块（II)传输到8位微处理器应用系统（I )的数据总线，16位定时器的实时定时参数需要分 时两次予以读出，32位定时器的实时定时参数需要分时四次予以读出；在8位微处理器应 用系统（I )输出的复位信号作用下，停止所有定时器的定时操作； 所述定时器溢出标志控制模块（V)输出16位/32位定时器的高电平有效地溢出信号； 定时处理控制模块(IV)输出的16位定时器的溢出信号由低电平变换为高电平时，存储该定 时器溢出标志为高电平；如果该定时器溢出标志为高电平，清溢出标志由高电平转换为低 电平，存储该定时器溢出标志为低电平；在写工作模式分频倍数编码命令字信号的作用下， 定时器溢出标志控制模块（V)按照寄存器编号存储32位定时器工作模式的信息，封锁该 32位定时器低16位的溢出信息保持为低电平； 所述输入门控选择控制模块(VI)在写工作模式分频倍数编码命令字信号作用下，按照 定时器编号存储该定时器的工作模式，根据该定时器工作模式所确定的门控功能要求和输 入的门控电平，控制输入门控选择控制模块(VI)输出的门控信号。2. 如权利要求1所述的一种与8位微处理器应用系统连接的定时器IP核，其特征在 于：所述数据输入输出与命令字分解存储控制模块（II)包括8位双向数据选通三态门组 (1)，读写信号控制模块（2 )，定时参数寄存器（3 )，定时器编号寄存器（4)，工作模式分频倍 数编码寄存器（5)，状态控制寄存器（6); 所述8位双向数据选通三态门组（1)分别与8位微处理器应用系统（I )、读写信号控制 模块（2)、定时参数寄存器（3)、定时器编号寄存器（4)，工作模式分频倍数编码寄存器（5)， 状态控制寄存器（6)和定时处理控制模块(IV)连接； 所述读写信号控制模块（2)还与8位微处理器应用系统（I )、定时参数寄存器（3)、定 时器编号寄存器（4)，工作模式分频倍数编码寄存器（5)，状态控制寄存器（6)、定时处理控 制模块(IV)、定时器溢出标志控制模块（V)和输入门控选择控制模块(VI)连接； 所述定时参数寄存器（3)还与定时处理控制模块(IV)连接； 所述定时器编号寄存器（4)还与8位微处理器应用系统（I )、定时处理控制模块(IV)、 定时器溢出标志控制模块（V)和输入门控选择控制模块(VI)连接； 所述工作模式分频倍数编码寄存器（5)还与8位微处理器应用系统（I )、定时处理控 制模块(IV)、定时器溢出标志控制模块（V)和输入门控选择控制模块(VI)连接； 所述状态控制寄存器（6)还与8位微处理器应用系统（I )、定时处理控制模块(IV)和 定时器溢出标志控制模块（V)连接； 所述数据输入输出与命令字分解存储控制模块（II)的读写信号控制模块（2)在片选信 号为低电平的条件下，如果写信号有效，发出8位双向数据选通三态门组（1)写信号，选通 8位微处理器应用系统（I )数据总线的数据输入；产生写定时器编号信号，并判断输入的地 址值，如果是定时器参数的地址值，将该地址值写入定时器编号寄存器（4)，产生写定时器 参数信号，将数据总线的数据写入定时参数寄存器（3);如果是定时器命令字地址，将数据 总线的第2位~第5位数据写入定时器编号寄存器（4)，命令字地址是OHl或(FH，设置第 3位定时器编号值S3为0,否则设置为1 ;如果是命令字低8位地址，则命令字是工作模式 分频倍数编码命令字，产生写工作模式分频倍数编码命令字信号，将数据总线的第〇位、第 1位、第6位和第7位写入工作模式分频倍数编码寄存器（5);如果是命令字高8位地址，则 命令字是状态控制命令字，产生写状态控制命令字信号，将数据总线的第0位、第1位和第7 位写入状态控制寄存器（6);如果读信号有效，发出8位双向数据选通三态门组（1)读信号， 将定时处理控制模块(IV)的定时器IP核内部输出数据总线的数据传输到8位微处理器应 用系统（I)的数据总线。3. 如权利要求2所述的一种与8位微处理器应用系统连接的定时器IP核，其特征 在于：所述定时处理控制模块(IV)包括定时器定时控制操作模块（44)，地址选通控制I (45)，8位定时参数双端口存储器（46)，地址选通控制II (47)，8位定时实时参数双端口存 储器（48 )，地址选通控制III (49 )，4位工作模式分频倍数编码双端口存储器（50 )，地址选通 控制IV (51 )，3位状态控制双端口存储器（52 ); 所述定时器定时控制操作模块（44)分别与脉冲12分频器(III)、定时器溢出标志控 制模块（V )、定时器溢出标志控制模块（V )、地址选通控制I (45 )、8位定时参数双端口存 储器（46)、地址选通控制II (47)、8位定时实时参数双端口存储器（48)、地址选通控制III (49)、4位工作模式分频倍数编码双端口存储器（50)、地址选通控制IV (51)、3位状态控制 双端口存储器（52)和定时器器IP核外部输入的定时处理控制运行时钟脉冲CLK II连接； 所述地址选通控制I (45)还与数据输入输出与命令字分解存储控制模块（II)和8位 定时参数双端口存储器（46 )连接； 所述8位定时参数双端口存储器（46)还与数据输入输出与命令字分解存储控制模块 (II )和8位定时实时参数双端口存储器（48 )连接； 所述地址选通控制II (47)还与8位微处理器应用系统（I )、数据输入输出与命令字分 解存储控制模块（II)和8位定时实时参数双端口存储器（48)连接； 所述8位定时实时参数双端口存储器（48)还与数据输入输出与命令字分解存储控制 丰旲块（II)连接； 所述地址选通控制111(49)还与数据输入输出与命令字分解存储控制模块（II)和4位 工作模式分频倍数编码双端口存储器（50)连接； 所述4位工作模式分频倍数编码双端口存储器（50)还与数据输入输出与命令字分解 存储控制模块（II)连接； 所述地址选通控制IV(51)还与数据输入输出与命令字分解存储控制模块（II)和3位 状态控制双端口存储器（52)连接； 所述3位状态控制双端口存储器（52)还与数据输入输出与命令字分解存储控制模块 (11)、8位微处理器应用系统（I )的复位信号连接；如果输入的复位信号为有效的复位信 号，复位3位状态控制双端口存储器（52 )，停止所有定时器的定时操作。4.如权利要求3所述的一种与8位微处理器应用系统连接的定时器IP核，其特征在 于：所述定时器溢出标志控制模块（V)包括非门（7)，MO工作模式位寄存器组（8)，溢出清 零脉冲控制器（9)，与非门I (10)，D触发器I (11)，与门I (12)，与非门II (13)，D触发器 II (14)，与非门IIK15)，D 触发器IIK16)，与门 II (17)，与非门 IV (18)，D 触发器IV (19)， 与非门V (20)，D触发器V (21)，与门111(22)，与非门VK23)，D触发器VK24)，与非门VE (25)，D触发器W(26)，与非门W(27)，D触发器VDK28)，与门1￥(29)，与非门：0((30)，0触发 器IX (31)，与非门X (32)，D触发器X (33)，与门V (34)，与非门XI (35)，D触发器XI (36)， 与非门M(37)，D触发器XK38)，与门VK39)，与非门XIII(40)，D触发器XIIK41)，与非门 XIV(42)，D 触发器XIV(43); 所述非门（7)的输入端与数据输入输出与命令字分解存储控制模块（II)的状态控制寄 存器（6)的MO输出端连接，输出端与MO工作模式位寄存器组（8)的一个输入端连接； MO工作模式位寄存器组（8)的另三个输入端分别与8位微处理器应用系统（I )的复 位信号输出端、数据输入输出与命令字分解存储控制模块（II)的读写信号控制模块（2)的 写工作模式分频倍数编码命令字信号输出端和定时器编号寄存器（4)的定时器编号输出端 连接，输出端分别与门I (12)、与门II (