专利名称：：使用双向参考时钟的计时体系结构的制作方法
技术领域：
：本发明的实施例一般涉及集成电路领域，特别是涉及使用双向参考时钟的计时(clocking)体系结构的系统、方法和装置。
背景技术：
：传统源同步计时体系结构例如可在存储系统中用于向一个或多个动态随机存取存储器(DRAM)设备提供参考时钟。在传统的源同步系统中，存储控制器使用例如锁相环来产生参考时钟。然后，存储控制器将参考时钟提供给主DRAM，该主DRAM转而将参考时钟分发给一个或多个辅助DRAM的接收器时钟树。主DRAM接收参考时钟，并通过接收器时钟树和发射器时钟树来传播该参考时钟。然后，参考时钟通过辅助DRAM的接收器时钟树。各个辅助DRAM使用参考时钟来控制将数据回送给主DRAM。一般来说，用于控制将数据回送给主DRAM的参考时钟已经遍历存储控制器时钟树、信道、主DRAM接收器时钟树和主DRAM发射器时钟树。据的时钟周期相差几个周期。在存在范围为(例如)100Mhz或者更高的电源噪声的情况下，这种时钟对数据(clocktodata)的延迟失配导致明显的抖动。对于许多应用，抖动可能使参考时钟在某些频率之上不可用。通过附图、作为实例而不是限制来说明本发明的实施例，附图中，相似的参考标号表示相似的元件。图1是图解说明根据本发明的一实施例实现的芯片系统的所选方面的高级框图。图2是图解说明根据本发明的一实施例实现的存储系统的所选方面的框图。图3是图解说明根椐本发明的一实施例、具有双向时钟端口的芯片的所选方面的框图。图4是图解说明根据本发明的一实施例实现的双向时钟端口的所选方面的电路图。图5是图解说明根椐本发明的一实施例、使用双向参考时钟的计时体系结构的方法的所选方面的流程图。图6A和图6B是图解说明计算系统的所选方面的框图。具体实施例方式本发明的实施例一般涉及使用双向时钟端口的时钟体系结构的系统、方法和装置。在一实施例中，系统中的至少一部分芯片包括双向时钟端口。双向时钟端口可配置成发送参考时钟或者接收参考时钟。在一实施例中，主芯片(例如主DRAM)分割参考时钟，并通过它的双向时钟端口发送该参考时钟。各个辅助芯片在其双向时钟端口上接收参考时钟，并使用它来发送数据，而无需参考时钟遍历主DRAM的发送时钟树。如以下进一步讨论的，本发明的实施例提供对电源噪声引起的抖动的更大抗扰性。图1是图解说明根据本发明的一实施例实现的芯片系统的所选方面的高级框图。系统100包括以转发体系结构(repeatingarchitecture)设置的芯片110、120和130。术语"转发体系结构"表示一种体系结构，其中芯片在一个端口接收数据并从第二端口转发那个数据(的至少一部分)。例如，芯片120在端口126和124上接收数据，并通过分别从端口128和122发送该数据来将它转发。芯片120和130使用来自芯片110的参考时钟来分别从端口122和132发送数据。在一个实施例中，至少部分通过锁相环(PLL)]12来产生参考时钟，并将它传递到芯片120。芯片120分割参考时钟(例如在102),并将它从双向时钟端口140发送。在一实施例中，双向时钟端口140是可配置为发射器或接收器的时钟端口。在一个实施例中，参考时钟在通过芯片120的辅助发射器128之前被分离。芯片130在双向时钟端口142上接收参考时钟。将所接收的参考时钟从双向时钟端口142传递到主发射器132。芯片130使用参考时钟来控制从主发射器132发送数据。在一实施例中，双向时钟端口140和142的使用会减小抖动，因为与例如传统的源同步系统中的参考时钟通路的长度相比，减小了参考时钟通路的长度。在所示实施例中，例如因为参考时钟不通过辅助发射器128(及其关联的时钟树)和主接收器136(及其关联的时钟树)，所以减小了参考时钟通路的长度。图2是图解说明根据本发明的一实施例实现的存储系统的所选方面的框图。存储系统200包括存储控制器210、连接器220和存储设备230/240。在一实施例中，存储系统200包括转发体系结构。也就是说，各存储设备转发它在主方向(例如面向存储控制器210的方向)以及辅助方向(例如与存储控制器210背向(或反向)的方向)l妻收的数据(的至少一部分)。存储控制器210至少部分控制存储i殳备230/240与例如一个或多个处理器之间的数据流。在一实施例中，存储控制器210使用例如锁相环212来提供参考时钟(例如源同步时钟)。发射器214通过例如连接器220向存储设备230发送参考时钟。例如，连接器220是存储模块(如双列直插存储模块(DIMM))所插入的物理连接器。主存储设备230在主接收器232上接收参考时钟。在一个实施例中，参考时钟从参考时钟树分出来，并提供给双向时钟端口260，以便分发给辅助存储设备240。在一个实施例中，双向时钟端口260配置成向辅助存储设备240发送参考时钟。在这样一个实施例中，双向时钟端口262配置成接收参考时钟。在每个辅助存储i殳备240上，在双向时钟端口262上4妄收参考时钟。然后将参考时钟发送l^发射器244。在一实施例中，发射器244使用参考时钟来(至少部分)控制通过例如链路246的数据发送。在一个实施例中，链路246是存储信道中的点对点链路。在一个备选实施例中，链路246可通过不同方式(例如作为数据网络中的链路)来实现。在所示实施例中，参考时钟绕过辅助发射器236(主存储设备230)和主接收器248(辅助存储设备240)。参考时钟呈现更小的抖动，因为时钟通路更短，并且通过更少的时钟树。在一实施例中，更高的数据速率在芯片到芯片链路(例如链路246)上是可行的，因为参考时钟呈现更小的抖动(例如比传统的源同步系统中的链路通常呈现的更小的抖动)。存储设备230/240可以是适合于提供系统存储器的任何类型的存储设备。例如，在一实施例中，存储设备230/240是动态随机存取存储设备(DRAM)。在一备选实施例中，存储设备230/240可以是同步DRAM(SDRAM)、静态随机存取存储器(SRAM)、磁随机存取存储器(MRAM)等。在一实施例中，装置230是主DRAM,而装置240是辅助DRAM。如上所述，在一个实施例中，在主DRAM230的接收时钟树之后分出来源同步时钟。然后，将这个时钟从主DRAM230上的双向时钟端口分发到各辅助DRAM240上的双向时钟端口。辅助DRAM240将该时钟用在其发射器244中。在一实施例中，链路246呈现比传统链路更小的抖动，因为图2所示的时钟通路比传统链路中使用的时钟通路更短。表1说明根据本发明的一实施例、作为噪声的函数的抖动。如表1所示，在一实施例中，当电源噪声接近2.5%时，抖动可减小将近50%。在一实施例中，在将不同的PLL抖动份额加入链路时，呈现相似的趋势。表I<table>tableseeoriginaldocumentpage9</column></row><table>图3是图解说明根据本发明的一个实施例、具有双向时钟端口的芯片的所选方面的框图。芯片300可以是适合用于以级联方式将数据从一个芯片转发到另一个芯片的系统中的任何芯片。例如，在一个实施例中，芯片300是存储设备，例如动态随机存取存储设备(DRAM)。在一备选实施例中，芯片300可以是网^4妄口(I/F)芯片，例如令牌环I/F。在一实施例中，芯片300支持转发功能。也就是说，芯片300从源(例如存储控制器)接收数据，并将那个数据的至少一部分转发到另一个芯片(或多个芯片)。在所示实施例中，例如，芯片300在4姿收端口302上接收数据。接收端口302包括接收器304。大家要理解，只是为了便于说明，芯片300示为具有两个"l矣收端口302。在一实施例中，芯片300可具有两个以上接收端口302或单个4^收端口302。芯片300还包括具有发射器308的发送数据端口306。在一实施例中，在端口302上接收的数据的至少一部分通过端口306净支转发到另一个芯片(或多个芯片)。大家要理解，只是为了便于说明，芯片300示为具有两个发送端口306。在一实施例中，芯片300可具有两个以上发送端口306或单个发送端口306。在一实施例中，芯片300可配置成主芯片或辅助芯片。"主芯片"表示配置成向另一个芯片发送参考时钟的芯片，而"辅助芯片，，表示配置成从主芯片接收参考时钟的芯片。芯片300的配置可包括配置双向时钟端口320，并选择复用器318的输入。在一实施例中，双向时钟端口320可配置成接收参考时钟或者发送参考时钟。例如，通过启用接收器322而禁用发射器324,双向时钟端口320可配置成接收参考时钟。类似地，通过启用发射器324而禁用接收器322,双向时钟端口320可配置成发送参考时钟。在一备选实施例中，双向时钟端口320的配置可包括更多、更少和/或不同的要素。在一实施例中，取决于芯片300是配置为主芯片还是辅助芯片，发送时钟树316从两个源其中之一接收参考时钟310。如果芯片300配置为主芯片，则发送时钟树316从参考时钟端口312接收参考时钟310。或者，如果芯片300配置为辅助芯片，则发送时钟树316从双向时钟端口320接收参考时钟310。在一个实施例中，复用器318选择哪一个源提供参考时钟310。参考时钟310可以是例如用于使多个芯片之间数据的发送同步的源同步时钟。在一个实施例中，参考时钟310是差分信号。在一备选实施例中，参考时钟310是单端信号。"差分信号"表示通过一对传输线路发送信息，而"单端信号"表示通过单传输线路发送信息。在一实施例中，通过接收时钟树314(例如经由緩冲器328)将参考时钟310分发到接收器304。在一实施例中，在系统启动期间配置芯片300。例如，可通过关联计算机系统的基本1/0系统(BIOS)来配置芯片300。在这样一种实施例中，BIOS可在系统启动期间读取配置位332，以^^确定芯片300是主芯片还是辅助芯片。然后，BIOS可提供配置信息334来配置芯片300。配置信息334例如可用于选择开关元件(例如复用器318)的输入，和/或启用/禁用接收器322和发射器324。在一备选实施例中，关于芯片300是主芯片还是辅助芯片的判定可动态(例如以自适应方式)进行。在一实施例中，边带I/0接口330提供配置芯片300的接口。边带I/0接口330例如可以是芯片300的附属接口。在一备选实施例中，不同的接口可用来配置芯片300。例如，在一个备选实施例中，传统接口(例如接收端口302和/或发送端口306)可用于在初始化周期中配置芯片300。在另一备选实施例中，芯片300可使用自适应配置方案来判定它是主芯片还是辅助芯片。自适应配置方案可包括使用可置为高或低电平的单独引脚来指明芯片300是主芯片还是辅助芯片。图4是图解说明根据本发明的一实施例实现的双向时钟端口的所选方面的电路图。引脚402提供双向时钟端口400与例如差分时钟信道之间的电连接。在一备选实施例(例如单端实施例)中，双向时钟端口400可以仅包括一个引脚402。在一个实施例中，端接电阻器404连结到引脚402。在一实施例中，双向时钟端口400可配置成发送或者接收参考时钟408。在配置为发射器时，电流才莫式驱动器406吸收来自引脚402的电流。或者，如果双向时钟端口400配置为^~收器，则它4吏用例如接收器410来接收参考时钟408。在一实施例中，通过禁用(或者相反地启用)电流驱动器406和/或接收器410来完成双向时钟端口400的配置。例如，在所示实施例中，禁用输入412可用来禁用/启用电流驱动器406，由此将端口400配置成发送或者接收参考时钟408。图5是图解说明根据本发明的一个实施例、使用双向参考时钟的计时体系结构的方法的所选方面的流程图。系统(例如图2所示的存储系统200)可包括各具有双向时钟端口的两个或两个以上芯片。在一实施例中，各双向时钟端口可配置成发送或者接收时钟。参照过程框502,两个或两个以上双向时钟端口配置成分发时钟。例如，(主芯片上的)一个双向时钟端口配置成发送时钟，而(辅助芯片上的)另一个双向时钟端口配置成接收时钟。在一个实施例，在系统启动时配置主芯片和辅助芯片。在一备选实施例中，配置可与不同的事件相关联。在504，在主芯片上接收时钟。在一个实施例中，所接收的时钟是由例如存储控制器提供的参考时钟。在这样一种实施例中，主芯片可以是主DRAM。参照过程框506,使用双向时钟端口将时钟从主芯片发送到辅助芯片。在一实施例中，双向时钟端口静态配置成发送时钟。术语"静态配置"表示根据配置策略来保持端口的配置。例如，双向时钟端口可响应事件(例如系统启动)而配置，并保持到再次发生该事件(或者发生另一个事件)为止。或者，双向时钟端口可对于固定时间长度保持其配置。在一实施例，主芯片和辅助芯片基本上相同。术语"基本上相同"表示(至少基本上部分)执行相同功能的芯片。基本上相同的芯片的实例包括存储设备，例如动态随机存取存储设备(DRAM)。基本上相同的芯片的其它实例包括实现连网、如令牌环等的芯片。在一些实施例，主芯片和/或辅助芯片能够提供转发功能。在这类实施例中，主芯片和/或辅助芯片可在第一端口上接收数据，并在第二端口的发射器上转发那个数据(的至少一部分)。参照过程框508,辅助芯片在双向时钟端口上"t妄收时钟。在一实施例中，辅助芯片上的双向时钟端口可静态配置成发送或者接收时钟。在一个实施例，在系统启动时配置主芯片和辅助芯片。在一实施例中，辅助芯片使用时钟来驱动一个或多个发射器。在这样一种实施例中，将所接收的时钟提供给辅助芯片的一个或多个发射器。参照过程框510,使用至少部分通过从主芯片所接收的时钟来计时的发射器将数据从辅助芯片发送到另一个芯片(例如主芯片)。图6A和图6B是分别图解说明计算系统600和700的所选方面的框图。计算系统600包括与互连620耦合的处理器610。在一些实施例中，术语"处理器"和"中央处理器(CPU)"可交换:使用。在一个实施例中，处理器610是可向IntelCorporation(加利福尼亚的圣克拉拉)购买的XEON⑧处理器系列的处理器。在一备选实施例中，可釆用其它处理器。在又一个备选实施例中，处理器610可包括多个处理器核心。在一个实施例中，芯片630是芯片组的组件。互连620可以是点对点互连，或者可连接到(例如芯片组的)两个或两个以上芯片。芯片630包括可与主系统存储器(如图1所示)耦合的存储控制器640。在一备选实施例中，存储控制器640可与处理器610位于同一个芯片上，如图6B所示。存储系统642包括存储设备(例如DRAM)644。各存储设备644包括双向时钟端口。在一实施例中，双向时钟端口部分地提供比传统系统中更短的时钟通路。在一个实施例中，更短的时钟通路减'J、存储设备之间的链路上的抖动。输入/输出(1/0)控制器650控制处理器610与一个或多个I/O接口(例如有线和无线网络接口)和/或I/O设备之间的数据流。例如，在所示实施例中，I/O控制器650控制处理器610与无线发射器和接收器660之间的数据流。在一备选实施例中，存储控制器640和I/O控制器650可集成到单个控制器中。本发明的实施例的元件也可作为用于存储机器可执行指令的机器可读介质来提供。机器可读介质可包括但不限于闪速存储器、光盘、光盘只读存储器(CD-ROM)、数字多功能/视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁或光卡、传播介质或者适合于存储电子指令的其它类型的机器可读介质。例如，本发明的实施例可作为计算机程序下载，所述计算机程序可通过包含在载波或其它传播介质中的数据信号经由通信链路(例如调制解调器或网络连接)来从远程计算机(例如服务器)传送到请求计算机(例如客户机)。应当理解，本说明中提到"一个实施例"或"一实施例"表示结合该实施例描述的具体特征、结构或特性包含在本发明的至少一个实施例中。因此要强调并且应当理解，在本iJt明书的各个部分两次或两次以上提到"一实施例"或"一个实施例"或者"一备选实施例"不一定都表示同一个实施例。此外，具体特征、结构或特性可适当地结合在本发明的一个或多个实施例中。类似地，应当理解，在本发明的实施例的以上描述中，为了简化本公开以帮助理解各个创造性方面的一个或多个，各种特征有时集中在单个实施例、附图或者其描述中。但是，公开的方法不应解释为反映了所要求的主题要求多于各权利要求中明确陈述的特征这样的倾向。而是，如以下权利要求所反映的那样，发明的方面在于少于以上公开的单个实施例的全部特征。因此，详细描述之后的权利要求在此明确结合到本详细描述中。权利要求1.一种芯片，包括双向时钟端口，所述双向时钟端口能够被静态配置成接收或者发送时钟，其中，所述时钟将由两个或两个以上基本上相同的芯片使用。2.如权利要求l所述的芯片，还包括^接收数据的第一端口；以及第二端口，其中，所述芯片通过所述第二端口上的发射器来转发该芯片在所述第一端口上接收的所述数据的至少一部分。3.如权利要求2所述的芯片，还包括为配置信息提供接口的输入/输出(I/0)端口。4.如权利要求3所述的芯片，其中，所述I/O端口包括边带I/O端口。5.如权利要求3所述的芯片，还包括与所述I/O端口耦合的开关元件，所述开关元件至少部分响应所述配置信息而选择发送时钟树的时钟。6.如权利要求4所述的芯片，其中，所迷双向时钟端口还包括有选择地禁用所述双向时钟端口上的发射器的配置输入。7.如权利要求l所述的芯片，还包括具有发射器的第三端口，其中，所述发射器至少部分由所述时钟来计时。8.如权利要求1所述的芯片，还包括存储器阵列。9.如权利要求1所述的芯片，其中，所述双向时钟端口是差分双向时钟端口。10.如权利要求1所述的芯片，其中，所述两个或两个以上基本上相同的芯片包括两个或两个以上存储设备。11.如权利要求IO所述的芯片，其中，所述两个或两个以上存储设备包括两个或两个以上动态随机存取存储器(DRAM)设备。12.如权利要求l所述的芯片，其中，所述时钟是参考时钟。13.如权利要求12所述的芯片，其中，所述参考时钟是源同步时钟。14.如权利要求l所述的芯片，其中，所述芯片包括存储设备。15.—种系统，包括包括双向时钟端口的第一存储设备，其中，所述双向时钟端口能够被静态配置成向另一个存储设备发送参考时钟；以及与所述第一存储设备耦合的第二存储设备，其中，所述第二存储设备包括第二双向时钟端口，其中，所述第二双向时钟端口能够^皮静态配置成从所述第一存储设备接收所述参考时钟。16.如权利要求15所述的系统，其中，所述第一存储设备还包括接收数据的第一端口；以及第二端口，其中，所述第一存储设备向所述第二端口上的发射器转发该第一存储设备在所述第一端口上接收的所述数据的至少一部分。17.如权利要求16所述的系统，其中，所述第一存储设备还包括具有发射器的第三端口，其中，所迷发射器至少部分由所述参考时钟来计时。18.如权利要求15所述的系统，其中，所述第一存储设备还包括接收配置信息的配置接口。19.如权利要求15所述的系统，其中，所述第一存储设备和所述第二存储设备是动态随机存取存储器(DRAM)设备。20.如权利要求19所述的系统，还包括存储沖莫块，其中，所述第一DRAM和所迷第二DRAM安装在所述存储才莫块上。21.—种方法，包括在主芯片上接收参考时钟;使用双向时钟端口将所述参考时钟从所迷主芯片发送到辅助芯片，其中，所述双向时钟端口^皮静态配置成发送所述参考时钟，并且所述主芯片和所述辅助芯片基本上相同。22.如权利要求21所述的方法，还包括在所述辅助芯片的第二双向时钟端口上接口所述参考时钟，其中，所述第二双向时钟端口能够被静态配置成从所述主芯片接收所述参考时钟。23.如权利要求22所述的方法，还包括通过所述辅助芯片上的发射器将数据从所述辅助芯片发送到所述主芯片，其中，所述发射器至少部分由所述参考时钟来计时。24.如权利要求23所述的方法，其中，所述主芯片包括接收数据的第一端口；以及第二端口，其中，所述主芯片向所述第二端口上的发射器转发该主芯片在所述第一端口上接收的所述数据的至少一部分。25.如权利要求21所述的方法，其中，所述主芯片和所述辅助芯片分别包括主存储设备和辅助存储设备。全文摘要本发明的实施例一般涉及使用双向时钟的计时体系结构的系统、方法和装置。在一实施例中，芯片包括能够被静态配置成接收或者发送参考时钟的双向时钟端口。在一个实施例中，芯片包括接收数据的第一端口以及第二端口，其中，芯片向第二端口上的发射器转发该芯片在第一端口上接收的数据的至少一部分。描述了其它实施例并要求其权益。文档编号G06F1/04GK101292207SQ200680039076公开日2008年10月22日申请日期2006年10月26日优先权日2005年10月26日发明者A·马丁,D·克斯林,J·萨尔蒙,M·乌尔拉什德,R·莫哈纳维卢申请人:英特尔公司