专利名称：硅存储相关卷积器的制作方法
硅存储相关巻积器技术领域：
本发明涉及一种硅存储相关巻积器，特别是涉及一种具有高效率的硅存 储相关巻积器。背景技术：
存储相关巻积器是一种三端口模拟信号处理器件，具有很强的信号处理 功能，它可以预先将一个参考信号存储起来，等到另一个信号到来时，再实 现这两个信号的巻积或相关。这种微系统可以广泛地应用于保密通信、现代 雷达和电子对抗等领域。存储相关巻积器有两种工作模式瞬态模式和参量模式，分别对应于 二极管阵列的两种不同充电方式。参量模式是用一个与信号频率相同、宽度 为数个至数十个信号周期的调制脉冲来写入信号的；而瞬态模式则是用 一个 小于半个信号周期的脉冲实现信号存储的。因此，瞬态模式具有处理宽带信 号的能力。现有技术中的存储相关巻积器效率不高，无法满足现在的生产工艺及技 术的要求。
发明内容本发明为了克服上述现有技术的不足，本发明提供一种具有高效率的硅 存储相关巻积器。本发明解决其技术问题所采用的技术方案是提供一种硅存储相关巻积 器，其包括至少一二极管阵列及抽头延迟线，抽头延迟线设置在该二极管阵 列的中间，该抽头延迟线与二极管阵列通过二次集成连接。本发明解决进一步技术问题的方案是该硅存储相关巻积器包括两个二 极管阵列，该二极管阵列的背电极用导带联起来，作为该硅存储相关巻积器 的输出端口 。本发明解决进一步技术问题的方案是该抽头延迟线设置在128l)YX-LiNb。3上。本发明解决进一步技术问题的方案是该抽头延迟线两端为叉指换能器，中间部分为抽头，用于对声表面波信号采样。本发明解决进一步技术问题的方案是该该叉指换能器的中心频率为30MHz，采用4.5对分裂指，带宽为6.7MHz,孔径为6.6mm 本发明解决进一步技术问题的方案是该抽头数量为300,每侧150个，其组成的抽头区的时间长度为5us。本发明解决进一步技术问题的方案是该二极管阵列的二极管制作在〈100〉n型Si上，与抽头——对应。本发明解决进一步技术问题的方案是该二极管采用p+nn+结构，外延层掺杂浓度为2*1014cirT3,厚度为34um,结深为2um,基片厚度减薄到350um。相较于现有技术，本发明的有益效果是本发明的硅存储相关巻积器的 LiNb03抽头延迟线外接普通二极管阵列结构的声表面波存储相关巻积器， 抽头延迟线与二极管阵列通过二次集成接在一起。这种器件结构不仅可以进 行解析分析，而且由于LiNb03的机电耦合系数高，硅二极管的制造工艺成 熟，这种结构的器件可以达到较高的效率。
图1是本发明的硅存储相关巻积器的结构示意图。
具体实施方式下面结合附图和实施例对本发明的硅存储相关巻积器作进 一 步说明。 本发明的硅存储相关巻积器的结构如图1所示，其中二极管阵列10上 下相对设置，抽头延迟线(TDL) 20设置在该二极管阵列IO的中间部分， 抽头延迟线(TDL) 20与二极管阵列IO通过二次集成连接起来，两个二极 管阵列10的背电极用导带联起来，作为硅存储相关巻积器的输出端口。其 中31， 32及33分别代表三个端口。抽头延迟线20制作在128GYX-LiNb03上，其两端为叉指换能器(IDT) 22,中间部分为抽头，用于对声表面波(SAW)信号采样。该叉指换能器 22的中心频率为30MHz,采用4.5对分裂指，带宽为6.7 MHz,孔径为6.6mm。 抽头按中心频率下每波长两个抽头来排列，为减少压焊难度，抽头分别从两 侧引出，这样相邻两个抽头的间距为132um，引出电极面积为80*300um2， 且每25对抽头增加一个接地电极，以防光刻断指造成中间大量抽头悬空， 以及对长的抽头线提供良好的参考电位。相互作用区(抽头区)由300个抽头组成，每侧150个，4由头区时间长度为5us。二极管阵列10制作在〈10On型Si上，分成4排，每排150个，与抽 头——对应，采用这种结构是为了便于二次集成。二极管采用pmT结构， 外延层寺参杂浓度为2*1014cm、厚度为34um,结深为2um，基片厚度减薄 到350um, 二极管的少子寿命用电子束辐照来精确控制，对于我们的器件， 少子寿命为5-10ns。本发明的硅存储相关巻积器采用12Mev电子束辐照来调整二极管少子 寿命，即达到少子有很短的寿命，同时由于引入了非对称复合中心，器件还 具备了较长的存储时间。辐照后的二极管阵列经40(TC等时退火，消除半导 体中的缺陷能级，增加器件的稳定性。根据试验模拟效果显示，巻积和存储相关都是较好的三角波。测试结杲 还表明，存储相关与参考信号幅度呈现良好的线性关系，同时，相关输出随 写信号宽度的增加而减少，这是因为在能使信号有效的写入条件下，增加写 信号时间使得二极管中存储电荷的直流分量增大，从而输出下降。因此在选 择写信号时，在满足瞬态模式的条件下，应使得写信号尽可能地窄，可以提 高器件的效率。本发明的硅存储相关巻积器的LiNb03抽头延迟线外接普通二极管阵列 结构的声表面波存储相关巻积器，抽头延迟线与二极管阵列通过二次集成接 在一起。这种器件结构不仅可以进行解析分析，而且由于LiNbO3的机电耦 合系数高，硅二极管的制造工艺成熟，这种结构的器件可以达到较高的效率。
权利要求
1. 一种硅存储相关卷积器，其特征在于其包括至少一二极管阵列及抽头延迟线，抽头延迟线设置在该二极管阵列的中间，该抽头延迟线与二极管阵列通过二次集成连接。
2. 根据权利要求1所述的硅存储相关巻积器，其特征在于该硅存储相关 巻积器包括两个二极管阵列，该二极管阵列的背电极用导带联起来，作为该硅 存储相关巻积器的输出端口 。
3. 根据权利要求1所述的硅存储相关巻积器，其特征在于该抽头延迟线 设置在128°YX- LiNb03上。
4. 根据权利要求3所述的硅存储相关巻积器，其特征在于该抽头延迟线 两端为叉指换能器，中间部分为抽头，用于对声表面波信号采样。
5. 根据权利要求4所述的硅存储相关巻积器，其特征在于该该叉指换能 器的中心频率为30MHz，采用4.5对分裂指，带宽为6.7MHz,孔径为6.6mm。
6. 根据权利要求4所述的硅存储相关巻积器，其特征在于该抽头按中心频率下每波长两个抽头来排列，而且分别从两侧引出。
7. 根据权利要求6所述的硅存储相关巻积器，其特征在于该抽头数量为300,每侧150个，其组成的抽头区的时间长度为5us。
8. 根据权利要求3所述的硅存储相关巻积器，其特征在于该二极管阵列 的二极管制作在〈0On型Si上，与抽头——对应。
9. 根据权利要求8所述的硅存储相关巻积器，其特征在于该二极管采用 p—nn—结构，外延层掺杂浓度为2*1014cm—3,厚度为34um,结深为2um,基片厚 度减薄到350um。
全文摘要
本发明涉及一种硅存储相关卷积器，其包括至少一二极管阵列及抽头延迟线，抽头延迟线设置在该二极管阵列的中间，该抽头延迟线与二极管阵列通过二次集成连接。本发明的硅存储相关卷积器的LiNbO<sub>3</sub>抽头延迟线外接普通二极管阵列结构的声表面波存储相关卷积器，抽头延迟线与二极管阵列通过二次集成接在一起。这种器件结构不仅可以进行解析分析，而且由于LiNbO<sub>3</sub>的机电耦合系数高，硅二极管的制造工艺成熟，这种结构的器件可以达到较高的效率。
文档编号G06G7/19GK101241535SQ20071007324
公开日2008年8月13日 申请日期2007年2月9日 优先权日2007年2月9日
发明者朝 张, 杰 赵 申请人:深圳职业技术学院