专利名称：一种提高芯片成品率的实现方法
技术领域：
本发明涉及集成电路设计领域，具体涉及一种提高芯片成品率的结构设计实现 方法。
背景技术：
随着集成电路技术的飞速发展，为了满足人们的需求，大容量的存储能力越来 越成为高性能微处理器的基本特征，这就需要在芯片内部嵌入大容量的存储器， 存储器的增加一方面能够构建性能更加强大的芯片，以便更好适应当今各种芯片 应用对存储器的更大需求，但是另一方面也陷入了芯片尺寸变大和成品率降低的 困境中。因为芯片内部存储器比例的增加是芯片失效的主要原因，越来越高的集 成密度带来的工艺偏差是芯片成品率降低的主要原因之一。芯片上存储器数目增 加将使芯片层数增多、制造工艺更为复杂从而增大了单元密度。事实上，由于单 元密度很高，嵌入式存储器比芯片上面的其它部件更容易造成硅片缺陷。
在芯片设计研发和投片生产过程中，芯片成品率是影响研发周期、设计成本、 生产成本的主要因素。芯片的多次投片不仅增加了设计、验证、测试周期，而且 昂贵的投片生产成本也造成整个芯片研发生产过程中的成本损失。因此，对片上 影响成品率的重要部件——存储部件进行特殊结构设计，从而提高芯片成品率， 是缩短项目周期，减少项目成本的有效方法。
发明内容
本发明的结构设计主要考虑高集成密度的存储阵列对芯片成品率的影响，对存 储部件进行冗余阵列配置结构的特殊设计。
本发明的结构设计方法是按以下方式实现的，采用冗余存储阵列的配置和列 阵缺陷修复的方法提高芯片成品率，存储阵列配置的设计包括片上存储阵列逻 辑结构设计，片上存储阵列版图结构设计和顶层熔丝控制逻辑模快和保护电路的 设计，歩骤如下
在存储阵列中设计冗余的列阵列来代替有缺陷的列单元，设计冗余的行阵列代 替有缺陷的行单元，当在存储部件的测试过程中发现某一列有故障缺陷，顶层熔 丝控制逻辑模快和保护电路通过编程与列译码器相连的熔丝单元连接备用的冗余 列阵列或行阵列来替代有故障缺陷的相应部分，实现整个芯片的故障修复和提高 芯片的成品率。
本发明的有益效果是阵列冗余可扩展的特性，主要是指芯片设计阶段运用
4EDA工具以及相关理论对芯片成品率进行估计，根据成品率估计的分析动态确定冗 余阵列的规模；配置控制逻辑模快的低成本高效实施，主要是指配置控制逻辑模 快的熔丝顶层控制结构，便于冗余阵列选择控制的操作实现；配置控制结构的上 电保护，采用上电保护电路的设计实现方法，进一步提高了芯片的成品率。这种 提高芯片成品率的结构设计所具有的上述优点，使得其弥补了传统的芯片设计结 构的不足，使其所带来的资源均衡配置、灵活扩展、高效实施等诸多特性，使其 更适用于高存储阵列集成和高存储访问频率类芯片，因而具有非常广阔的发展前 景，具有很高的技术价值。
附图l存储阵列冗余配置结构附图2列阵列故障冗余配置控制；
附图3行阵列故障冗余配置控制。
具体实施例方式
下面参照附图，对本发明的内容以模拟发生存储阵列故障，并且采用缺陷修复 的方式来描述这一结构的实现过程。
在片上存储部件单元阵列中设计冗余的阵列结构来实现提高芯片成品率的目 的，这是根据高集成密度的存储部件对整个芯片成品率的巨大影响的考虑和存储 阵列的结构特点提出来的。因为存储阵列的结构极其规则，这就提供了冗余阵列 的硬件设计实现的可行性。
但是冗余存储阵列的管理是设计的难点，在存储阵列中设计冗余的列阵列来代 替有缺陷的列单元，设计冗余的行阵列代替有缺陷的行单元，当在存储部件的测 试过程中发现某一列有故障缺陷，则可以通过编程与列译码器相连的熔丝单元以 用备用的冗余列阵列来替代它。
典型的做法是用一个编程的激光或者脉冲电流熔断熔丝。激光编程的方法对存 储部件的性能影响很小，而且只占用很小的芯片面积。但是这种的方法需要特殊 的设备，因此增加了圆片的处理时间。脉冲电流的方法可以用标准的测试仪来进 行，但是面积开销较大，这就需要考虑项目的具体情况选择适合的方法。对于有 缺陷的行阵列同样可以采用以上方法进行处理， 一旦定位了一条有缺陷的行单元， 阵列冗余系统就会启动冗余的行阵列来替换它。
实施例
本发明中存储阵列缺陷修复的方法主要包括存储阵列列单元故障修复方式、 存储阵列行单元修复方式、熔丝控制高效实施方式、冗余阵列动态扩展方式。
本文动态存储阵列冗余结构包括动态冗余列阵列和动态冗余行阵列，分别位 于静态存储阵列的上方和右方，这是针对译码逻辑以及版图的布局布线考虑的。冗余阵列配置控制逻辑模快也分为行阵列配置逻辑和列阵列配置逻辑，其中配置 控制选择信号采用顶层布线的方式，这就使激光编程方法控制是否选择冗余的列 阵列或者行阵列非常容易实现。
冗余技术实现存储器阵列缺陷修复的步骤
1、 存储器测试仪测试芯片裸片上的存储器，并且对测试仪的输出结果进行冗 余分析。
2、 如果存储阵列存在缺陷，将冗余硬件分配信息送至激光修复设备，激光设 备根据冗余分析结果熔断配置控制熔丝，冗余阵列替换缺陷阵列。
3、 重新测试存储器，确定修复正确。
在存储器测试过程中，测试结果表明所有存储阵列列阵列都没有缺陷时，配置 控制选择冗余列阵列的熔丝逻辑通过激光编程熔断熔丝使原存储阵列发挥作用。 熔丝S2处熔断，此时b为"0"，则系统始终访问存储体单元阵列的原列阵列。 假设与原列阵列连接的存储单元经过测试发现存在缺陷，设其缺陷地址为"101"，
即add0二l、 addl=0、 add2=l，通过激光编程熔断相应的sl处的熔丝，使addl取 "非"后"与"add0、 add2，即a和b都为"1"，.此时选择冗余列阵列代替原阵列。
行阵列替换情况与列阵列替换情况类似，当原行阵列经过测试没有发现缺陷 时，通过激光编程方法使熔丝s处熔断，此时c为"0"，那么冗余行阵列便被关 闭，而行地址译码信号有效选择原行阵列。假设原行阵列所连接的存储单元经过 测试发现有缺陷存在，设其缺陷地址为"101111111"，此时通过激光编程方法熔 断地址add4处的熔丝，使其地址取"非"后"与"add3、 add5、 add6、 add7、 add8、 add9、 add10、 addll，则c为"1"，那么不论行地址译码信号结果如何，原行阵 列都会被关闭，而冗余行阵列便替代了原阵列，实现了冗余行阵列与原存储阵列 行的互换。
配置控制逻辑模快的熔丝熔断实现，采用顶层实现方式，关键点s、 sl、 s2 在版图布局布线时设计于顶层，这样就便于存储阵列的故障缺陷修复的实现。并 且根据冗余存储阵列的规模，还可以动态扩展存储阵列的修复规模。
h电保护采用模拟电路实现，它与配置控制逻辑模快配合，当芯片上电时，保 护电路在一定时间延时内拉升到高电平。这就避免因为芯片初始上电的信号脉冲 损坏配置控制逻辑模快而造成的冗余配置失效。
除本发明描述的技术特征外，均为公知技术，包括存储阵列、控制逻辑模块、 激光修复设备、保护电路等等。
权利要求
1、提高芯片成品率的实现方法，其特征在于，采用动态存储阵列冗余结构配置、列阵缺陷修复和上电保护来提高芯片成品率，动态存储阵列冗余结构配置的设计包括片上存储阵列逻辑结构设计，片上存储阵列版图结构设计和顶层熔丝控制逻辑模快和保护电路的设计，通过在存储阵列中设计冗余的列阵列来代替有缺陷的列单元，设计冗余的行阵列代替有缺陷的行单元，当在存储部件的测试过程中发现某一列有故障缺陷，顶层熔丝控制逻辑模快和保护电路通过编程与列译码器相连的熔丝单元连接备用的冗余列阵列或行阵列来替代有故障缺陷的相应部分，实现整个芯片的故障修复和提高芯片的成品率。
2、 根据权利要求l所述的方法，其特征在于，动态存储阵列冗余结构包括动态冗余列阵列和动态冗余行阵列，分别位于静态存储阵列的上方和右方，冗余阵列配置控制逻辑模快也分为行阵列配置逻辑和列阵列配置逻辑，配置控制选择信号釆用顶层布线的方式，通过激光编程控制冗余的列阵列或者行阵列的选择；存储器阵列缺陷修复步骤如下1) 存储器测试仪测试芯片裸片上的存储器，并且对测试仪的输出结果进行冗余分析；2) 存储阵列存在缺陷，将冗余硬件分配信息送至激光修复设备，激光设备根据冗余分析结果熔断配置控制熔丝，冗余阵列替换缺陷阵列；3) 重新测试存储器，确定修复是否正确；在存储器测试过程中，测试结果表明所有存储阵列列阵列都没有缺陷时，配置控制选择冗余列阵列的熔丝逻辑通过激光编程熔断熔丝使原存储阵列发挥作用，熔丝s2处熔断，此时b为"0"，则系统始终访问存储体单元阵列的原列阵列，与原列阵列连接的存储单元经过测试发现存在缺陷，设其缺陷地址为"101"，即add0二l、 addl二0、 add2=l，通过激光编程熔断相应的sl处的熔丝，使addl取"非"后"与"add0、 add2，即a和b都为"1"，此时选择冗余列阵列代替原阵列；当原行阵列经过测试没有发现缺陷时，通过激光编程方法使熔丝s处熔断，此时c为"0"，那么冗余行阵列便被关闭，而行地址译码信号有效选择原行阵列，与原行阵列所连接的存储单元经过测试发现有缺陷存在，设其缺陷地址为"101111111"，此时通过激光编程方法熔断地址add4处的熔丝，使其地址取"非"后"与"add3、 add5、 add6、 add7、 add8、 add9、 add10、 addll，则c为T ，原行阵列被关闭，由冗余行阵列便替代原阵列，实现了冗余行阵列与原存储阵列行的互换。
3、 根据权利要求2所述的方法，其特征在于，配置控制逻辑模快的熔丝熔断实现，采用顶层实现方式，关键点S、 Sl、 S2在版图布局布线时设计于顶层，这样就便于存储阵列的故障缺陷修复的实现，并且根据冗余存储阵列的规模，动态扩展存储阵列的修复规模；
4、根据权利要求1所述的方法，其特征在于，上电保护采用模拟电路实现，它与配置控制逻辑模快配合，当芯片上电时，保护电路在定时间延时内拉升到高电平，避免因为芯片初始上电的信号脉冲损坏配置控制逻辑模快而造成的冗余配置失效。
全文摘要
本发明提供一种提高芯片成品率的设计方法，该方法是采用动态存储阵列冗余结构配置、列阵缺陷修复和上电保护电路的方法提高芯片成品率，动态存储阵列冗余结构配置的设计包括片上存储阵列逻辑结构设计，片上存储阵列版图结构设计和顶层熔丝控制逻辑模块和保护电路的设计，通过在存储阵列中设计冗余的列阵列来代替有缺陷的列单元，设计冗余的行阵列代替有缺陷的行单元，当在存储部件的测试过程中发现某一列有故障缺陷，顶层熔丝控制逻辑模块和保护电路通过编程与列译码器相连的熔丝单元连接备用的冗余列阵列或行阵列来替代有故障缺陷的相应部分，实现整个芯片的故障修复和提高芯片的成品率。
文档编号G06F17/50GK101630337SQ20091001727
公开日2010年1月20日 申请日期2009年7月28日 优先权日2009年7月28日
发明者李仁刚 申请人:浪潮电子信息产业股份有限公司