卡和主机设备的制作方法

专利名称：卡和主机设备的制作方法
技术领域：
本发明涉及一种卡和一种主机设备，例如涉及在对存储卡和〗吏用 ii殳备进4亍^刀始4匕以及终止从主机召
理,
背景技术：
近年来，作为可移动存储设备的存储卡已经被经常用于各种^f更携
式电子设务、诸如个人计算机、个人数字助理(PDA)、照相才;u或者
蜂窝电话中。在所述存储卡当中，PC卡和小型SDTM卡更受关注。所 述SDTM卡是一种包含闪存、卡控制器等的存储卡。所述SDTM卡被特 别设计成能够满足诸如减少尺寸和增加容量及速度的需要。
现有技术对于SDTM卡规定初始化时间最多是一秒。由此，所有 常规的SDTM卡都是依照此规格来制造的。然而，随着SDTM卡的容量
增加，自身减少初始化时间变得越发困难。因此,初始化时间的^L少 受到限制。特别的是，当把所述卡用于数字照相机、电影摄影机等时， 因为要求这些设备能够在通电之后立即进行拍摄，所以不能简单地随
着SDTM卡的容量的不断增加而增加初始化时间。

发明内容
依照本发明的第一方面，提供了一种主机设备，其中插入有具有 非易失性半导体存储器的卡，并且该主机设备用于向所述卡发出检查
5命令，所述检查命令指示发送有关所述卡是否支持终止处理的信息， 在所述终止处理中，所述卡变换至准备好停止从主机设备供电的状态。 依照本发明的第二方面，提供了一种具有非易失性半导体存储器 的卡，其用于插入到主机设备中，并且用于支持终止处理，在所述终 止处理中，所述卡变换至准备好停止从主机设备供电的状态，当所述 卡接收到指示发送有关所述卡是否支持终止处理的信息的检查命令 时，所述卡发送一个表明所述卡支持所述终止处理的响应。
依照本发明的另 一方面，提供了 一种具有非易失性半导体存储器 的存储设备，用于插入到主机设备中，并且支持终止处理，在所述终 止处理中，所述存储设备变换至准备好停止从主机设备供电的状态， 当所述存储设备接收到用于指示发送有关所述存储设备是否支持终止 处理的信息的检查命令时，所述存储设备发送表明所述存储设备支持 所述终止处理的响应，在所述存储设备完成所述终止处理之后，所述 存储设备发送对功能停止命令的响应，该响应表明所述存储设备准备 好来自所述主机设备的供电的停止。


图l是示出依照本发明第一实施例的存储卡的基本部分的配置的
图2是示出在依照第一实施例的卡中信号与信号引脚的分配的 图3是示出在依照第一实施例的卡中的硬件配置的框图4是详细示出依照第一实施例的卡的寄存器部分的配置的图； 图5是示出在NAND型闪存中的数据设置的图表； 图6是示出了用于检查依照第一实施例的终止处理是否被支持的 处理的流程图7是切换命令和对其的响应的时序图8是示出依照第一实施例的初始化命令的一部分内容的图；图9是示出了在初始化期间由依照第 一实施例的卡和主机i殳备执 行的终止处理的流程图10是示出了在所述卡已经接收到功能停止命令之后并且在它 完成终止处理之前、在依照第一实施例的卡和主机设备之间传送和接 收信号的时序图11是示出由依照第一实施例的主机设备发出的功能停止命令 内容的基本部分的图12是示出图6中所示的处理的一部分的另一示例的图表；
图13是示出依照第一实施例的初始化命令及对其的响应的一部 分内容的图14是示出在初始化期间由依照第一实施例的卡执行的处理的 流程图15是示出依照本发明第二实施例的卡中的硬件配置的框并且
图16是示出依照本发明第三实施例的卡中的硬件配置的框图。
具体实施例方式
结合在"背景技术"部分中所描述的问题，能够使用一种用于即佳: 在主机设备已经被断电之后也能够连续地向SDTM卡提供电源电压的 技术。这种技术消除了当主机设备被打开时对初始化SDTM卡的需要。 因此，在主机设备已经通电之后可以立即使用SDTM卡。然而，不利 的是，来自SDTM卡的漏电流会使主机设备的电池耗尽。从技术上4艮 难减少这种漏电流。由此，对这种技术的利用十分困难。
下面将参照附图来描述本发明的实施例。在下面的描述中，基本 上具有相同功能和配置的组件将由相同的参考标记来表示。只有当需 要时，才会给出重复的描述。
(第一实施例)
图l示出了依照本发明第一实施例的卡的基本部分的配置。卡(存 储卡)1经由总线接口 3向主机设备传送并从中接收信息。所迷卡1
7包括NAND型闪存芯片11、用于控制NAND型闪存11的卡控制器 12以及多个信号引脚(第一至第九引脚)13。
多个信号引脚13被电连接至卡控制器12。把信号分配给多个^f言 号引脚13、即第一至第九引脚，例如如图2所示。把数据0至3分别 分配给第七引脚、第八引脚、第九引脚和第一引脚。第一引脚还被分 配有卡检测信号。此外，所述第二引脚被分配有命令。第三和第六引 脚被分配有地电压Vss。第四和第五引脚被分别分配有电源电压Vdd 和时钟信号。
所述卡l这样形成，以便使它可以被插入到主机设备2中所S殳置 的槽4中并且可以从中移除。主机设备2包括电压供给部5、读/写控 制部6、命令控制部7、卡检测部8等。
所述电压供给部5、读/写部6、命令控制部7经由第一至第九引 脚向卡1中的卡控制器12传送并从中接收各种信号和数据。例如，当 将要把数据写入卡1时，命令控制部7把写命令作为串行信号经由第 二引脚传送至卡控制器12。在这个时候，响应于提供给第五引脚的时 钟信号，所述卡控制器12加栽被提供给第二引脚的写命令。通过仅利 用第二引脚，把写命令串行输入至卡控制器12。卡检测部8检测是否 有任何卡被插入槽4中。
用于NAND型闪存的接口被用来在NAND型闪存11和卡控制器 12之间通信。因此，虽然未示出，但是NAND型闪存11和卡控制器 12通过8位I/O线路连接在一起。例如，当所述卡控制器12向NAND 型闪存11写数据时，卡控制器12经由I/O线路向NAND型闪存11 顺序地输入数据输入命令80H、列地址、页地址、数据和程序命令IOH。 此处，命令80H中的"H，，表明十六进制数。实际上，8位信号"10000000" 被并行提供给8位I/0线路。也就是说，采用NAND型闪存接口， 一 条多位的命令被并行提供给I/O线路。此外，采用NAND型闪存接口 ， 使用相同的I/O线路来向NAND型闪存11传递命令和数据。由此， 用于允许主机设备2中的主机控制器和卡1进行通信的接口不同于用 于允许NAND型闪存11和卡控制器12进4亍通信的接口 。图3是示出在依照本发明第一实施例的卡中的硬件配置的框图。 如图3所示，所述主机设备2包括用于访问经由总线接口 3连接至i殳 备2的卡1的硬件和软件。当卡1连接至主机设备2时，卡l通过由 电压供给部5供电来操作。卡l依照来自主机设备2的访问来执行处 理。
对于NAND型闪存11来说，用于擦除的擦除块大小(擦除单元 的块大小)被设定为预定值(例如，256k字节)。此外，以所谓的"页" 为单位(例如2k字节)向NAND型闪存11写入并从中读取数据。
所述卡控制器12具有主机接口模块21、微处理单元(MPU)23、 闪存控制器26、只读存储器(ROM) 24、例如充当临时储存存储器 的随机存取存储器(RAM) 25以及緩冲器27。卡控制器12存储涉及 NAND型闪存11的内部物理状态的系统数据。所述RAM 25是Y吏用 诸如静态随机存取存储器(SRAM)之类的易失性存储器来实现的。 所述系统数据包括表明某一物理块地址中包含的逻辑扇区地址数据的 序数的数据等，其中这些块是可写的。
主机接口模块21把卡控制器12和主机设备2对接在一起，并且 包括寄存器部22。图4详细地示出了寄存器部22的配置。所述寄存 器部22具有各种寄存器，其中包括卡状态寄存器、CID、 RCA、 DSR、 CSD、 SCR和OCR。所述寄存器部还包括初始化方法表明部才莫式寄 存器36和繁忙通知部模式寄存器37。所述初始化方法表明部才莫式寄 存器36把将要包含在初始化方法表明部中的位模式保存在对初始化 命令的响应中。
如下所述那样来定义这些寄存器。卡状态寄存器用于正常操作， 并且存储例如稍后描述的错误信息。CID、 RCA、 DSR、 CSD、 SCR 和OCR主要用于初始化卡1。 CID (卡标识号，Card IDentification number)存储卡1的特殊编号(individual number ) 。 RCA (相对 卡地址，Relative Card Address)存储相对卡地址(在初始化期间由 主机设备动态地确定)。DSR(驱动器级寄存器，Driver Stage Register ) 存储卡1的总线驱动力等。CSD (卡特定的数据，Card Specific Data )存储卡1的特性参数值。SCR( SD配置数据寄存器，SD Configuration data Register)存储卡1中的数据的设置。此外，OCR (操作条件寄 存器，Operation Condition Register)存储当卡1具有有限的工作电 压范围时的工作电压。
MPU (控制部)23控制整个卡1的操作。例如，当卡l净皮供电 时，MPU 23读取存储在ROM 24中的固件(控制程序)并且把它加 载到RAM 25上。然后，MPU 23执行预定的处理，以便在RAM 25 上创建各种系统数据。MPU 23还从主机设备2接收写命令、读命令 或者擦除命令。然后，MPU23对NAND型闪存ll执行预定的处理， 或者控制经由緩冲器26的数据传输处理。
ROM 24存储例如由MPU 23控制的控制程序。RAM 25用作 MPU23的工作区，用于存储控制程序和各种系统数据。此外，所述 闪存控制器26执行卡控制器12和NAND型闪存11之间的对接处理。
当把由主机设备2发送的数据写入NAND型闪存11时，緩沖器 27临时存储规定量的数据(例如， 一页)。当把从NAND型闪存11 中读取的数据传送给主机设备2时，緩冲器27也临时存储规定量的数 据。
图5示出了 NAND型闪存ll中的数据的设置。NAND型闪存11 的每一页均具有2112字节((数据存储部的512字节+冗余部的10 字节)x4 +管理数据存储部的24字节)。 一个擦除单元合计是128 页(256k字节+ 8k字节(在此情况下，k是l，024))。
此外，所述NAND型闪存11包括页緩冲器IIA，用于向闪存输 入并从中输出数据。页緩冲器11A的存储容量是2,112字节(2，(H8 字节+64字节)。对于数据写入等来说，所述页緩冲器11A按照等于 其自身存储容量的每一 页向闪存输入并从中输出数据。
如果NAND型闪存11的存储容量是例如1G比特，那么256k字 节的块(擦除单元)的数目是512。
此外，图5举例说明了擦除单元是256k字节的情况。然而，这 实际上同样适用于构造所述存储器以便使擦除单元是例如16k字节的
10块。在此情况下，每一页均具有528字节(数据存储部的512字节+ 冗余部的16字节)。 一个擦除单元合计是32页(16k字节+0.5k字节 (在此情况下，k是1,024))。
将NAND型闪存11的其中写入数据的区域(数据存储区)按照 所保存的数据的类型划分为多个区域，如图3所示。所述NAND型闪 存11包括其中存储有用户数据的用户数据区域34，其中存储有涉及 卡1的管理信息的管理数据区域31，其中存储有机密数据的机密数据 区域32,以及其中存储有重要数据的受保护数据区域33，作为数据存 储区。
所述用户数据区域34可以由卡1的用户自由访问并使用。只有 当主机设备2根据卡1和连接至卡1的主机设备2之间的相互验证而 被证明是有效的时，才可以访问受保护数据区域33。
管理数据区域31存储诸如卡1的介质ID之类的卡信息和系统数 据。所述机密数据区域32存储用于加密的密钥信息、用于验证的机密 数据和安全信息。
所述卡的操作模式被粗分为SD模式和SPI模式。在SD模式中， 按照来自主机设备2的总线宽度改变命令，将所述卡1设置为SD 4 位模式或者SD1位模式。
此处，把关注点放在四个引脚、即数据0引脚(DATO)至数据 3引脚(DAT 3)上。在其中数据按照每4位宽度传输的SD4位丼莫式 中，所有四个引脚、即数据0引脚(DATO)至数据3引脚(DAT3) 都用于数据传输。与此相比，在其中数据按照每l位宽度传输的SD1 位模式中，只有数据0引脚(DATO)用于数据传输，而数据1引脚 (DAT1)和数据2引脚(DAT2)不用于数据传输。另一方面，所述 数据3引脚(DAT3)例如用于由主机设备2中的卡1进行的异步中 断。在SPI模式中，所述数据0引脚(DATO )用于从卡1到主机设 备2的数据信号线(DATA OUT )。所述命令引脚(CMD )用于从主 机设备2到卡1的数据信号线(DATA IN)。所述数据1引脚(DATl ) 和数据2引脚(DAT2)不使用。此外，在SPI模式中，数据3引脚(DAT3 )用来把片选信号C3从主机设备2发送到卡1。
现在将参考图6至14来给出对卡1和主机设备2的操作的描述。 (对于支持终端操作的检查操作)
所述主机设备2确定卡1是否支持由功能停止命令指示进行的终 止处理(将稍后描迷)。所述确定只须在主机设备停止供电以前的任 4可时间完成即可。
图6示出了由主机设备用来获知卡1是否支持终止处理的处理的 流程图。如图6所示，所述主机设备2向卡1发出用于确定卡l是否 支持终止处理的命令(步骤S31)。这种命令的示例可以包括所谓的 切换命令。所述切换命令例如用在检查功能或者设置功能中。例如， 模式0用作检查功能，而模式l用作设置功能。命令中的模式显示部 分可以被设置为"0，，或者"1 ，，，以便切换所述才莫式。
当主机设备2访问卡1时，所述主机设备2必须知道卡1的规格。 主机设备2向卡1提供切换命令，所述切换命令被设置为具有如图7 所示的检查功能。然后，主机设备2在数据线DAT上接收来自卡1 的状态数据，以便知道卡的规格。
当支持终止处理的卡l接收到切换命令时，所述卡1送回状态数 据，所述状态数据表明卡1支持所述处理的。主机设备2接收所述状 态数据，以便知道在停止供电以前可以执行终止处理。
相反，如果卡l支持切换命令、但是不支持所述终止处理，那么 所述状态数据表示所迷卡1不支持所述处理。主机设备2接收这种状 态数据，以便知道终止处理无法执行。
如果卡l不支持切换命令，那么不送回响应和状态数据。因此， 所述主机设备2知道终止处理无法执行。主机i殳备可以检查卡1的版 本信息，以便知道卡l对终止处理的支持情况。
如果卡1支持各种可切换的操作模式，那么主机设备2发出切换 命令，所述切换命令处于设置模式下并且说明将由卡1采取的操作模 式。
作为选择，主机设备2可以使用初始化命令来确定卡1是支持还是不支持终止处理。图8示出了依照第一实施例的初始化命令的一部 分内容。如图8所示，所述初始化命令包括命令部CM、终止处理标 识部TP、繁忙通知部BS和检错码部，所述检错码部例如可以包含循 环冗余校验(CRC)。所述命令部包含用于标识命令的索引。
依照本实施例，所述主机设备2向卡提供其终止处理标识部TP 被设置(例如被设置为"l")以便表示所述主机设备2支持终止处理的 初始化命令。
接收到所述初始化命令后，所述卡1向主机设备2送回响应。所 述响应具有与所述命令相同的格式。如果卡l支持终止处理，那么卡 1送回在终止处理标识部TP中表明它支持终止处理的响应，所述响应 是其终止处理标识部TP具有与该命令相同的位的响应。所述主机i殳 备2接收该响应，以便知道它可以对卡1采用终止处理。
如果卡l识别出用于确定支持还是不支持终止处理的命令，但是 卡l不支持所述处理，那么它送回其终止处理标识部被^L置(例如净皮 设置为"O，，)以便表示卡1不支持终止处理的响应。
在步骤S32中主机设备2确定卡1是否支持终止处理之后，主机 设备2把数据写入卡1中或从中读取数据(步骤S33、 S34)达所需的 次数。
(终端操作)
所述主机i殳备2例如响应于主机i殳备2的断电而采用下文中所述 的终止处理。如果卡1不支持所述终止处理，那么主机设备2依照常 规方式停止向卡1供电，以便停止从主机i殳备2访问卡1。
相反，如果卡1支持所述终止处理，那么主机设备2和卡l执4亍 图9中所示的终止处理。图9是示出依照第一实施例的卡l和主枳ii殳 备2所采用的终止序列的流程图。图IO是终止处理的时序图。
如图9和10所示，主机设备2首先在命令线CMD上向卡1发 出功能停止命令(步骤Sl)。所述功能停止命令可以是上述的切换命 令或者新定义的命令。当使用所述切换命令时，功能停止命令至少具 有命令部CM和保存指示部SS，如图11所示。还可以提供检错码部ED。当使用新定义的命令时，所述指示部CM自身表明此命令是功能 停止命令，因此所述保存指示部SS不是必需的。所述保存指示部SS 可以获得这样的位模式(例如"l，，)，其至少表明卡l应该变换至断电 就绪状态，在断电就绪状态中所述卡准备好例如在保存系统数据之后 停止供电。此外，所述保存指示部SS可以具有这样的位模式(例如 "0"),其表明所述卡1可以在不保存系统数据的情况下变换至断电就 绪状态。
卡1接收功能停止命令(步骤S2)。响应于此命令，卡1在命 令线CMD上送回一响应，并且开始向主机设备2传送信号(例如"O")， 该信号表明卡1正忙于执行所述终止处理(步骤S3 )。
在开始供电之后，执行关于所述卡1的状态是否已经改变的确定 (步骤S4)。例如，如果已经把数据写入卡1中、锁定/解锁功能已 经改变、或者可编程的CSD寄存器已经:f皮设置为另一状态，那么可以 认为卡1的状态已经改变。
当卡1的状态已经改变时，所述卡l执行终止处理(步骤S5)。 所述终止处理可以包括多种处理，并且可以是把存储在RAM25中的 系统数据保存到NAND型闪存11上。所述系统数据例如可以:坡保存 到管理数据区域31上。作为选择，所述系统数据可以被保存到独立于 NAND型闪存11提供的非易失性存储器上。系统数据的全部或一部 分都可以被保存。
系统数据的例子包括地址转换表和分配表。所述地址转换表用来 把逻辑地址转换为NAND型闪存11的物理地址。所述分配表用来把 用于存储数据的块(分配有逻辑块的块)与不用于存储数据的那些块 (未分配有逻辑块的块)加以区分。
所述终端操作可以包括如下过程。如果没有定义功能停止命令， 那么卡无法得知何时停止从主机设备供电。因此，所述卡必须把主机 设备需要写入的全部数据写入NAND型闪存11中，以便为可能的突 然断电作好准备。
相反，所述功能停止命令可以让卡1预先知道即将停止从主才儿设备2供电。如图12所示，这个优点允许卡l只把主机设备2要求写入 的部分数据写入NAND型闪存11中(步骤S33A)，并在随后的时间 内写入其剩余部分(步骤S33B)，诸如未由主机设备2访问的部分。 当采用这种方法时，剩余部分的数据例如可以存储在RAM 25或者 NAND型闪存ll中的高速緩存区域(临时写入区域)中。与写入全 部数据相比，这种写入方法允许卡1用较短的时间响应于一条写命令 写入数据。
待写入的剩余部分数据的写入必须在停止向卡1供电以前完成。 因此，所述终止处理的例子包括把剩余部分的数据写入NAND型闪存 11中。
应注意的是，所述主机设备可以在其知道卡1支持终止处理或者 卡1判定出其自身应该执行哪个处理之后，命令所述卡写入全部或者 部分数据。
然后，在图9中，所述卡1自身设置表明终止处理已经完成的位 模式(例如"l")(步骤S6 )。所述位模式(标志)可以被存储在NAND 型闪存11中的区域(正常终止表明标志35)中，例如，可以存储在 管理数据区域31中，如图31所示。
然后， 一旦所述终止处理已经完成，那么卡l就把表明繁忙状态 已经被清除的信号传送至主机设备2 (步骤S7)。所述主机设备2于 是知道繁忙状态的清除。
在繁忙状态的清除之后，然后，所述卡l变换至低功率模式(步 骤S8)。所述低功率模式允许卡的功耗低于正常状态。因此，除了需 要变换至初始化处理的部分之外，中断供电。由此，正常地完成了卡 1变换至低功率模式。
所述低功率模式可以通过限制时钟信号的提供来实现，例如如下 所述的两种方法的情况下那样。采用第一种方法，卡l中的时钟电路 包括锁相环(PLL)电路和振荡器，并且振荡器被停止。在此情况下， 振荡器的功耗减少了。此外，例如，所述PLL电路存储初始频率值， 以便使时钟电路的振荡频率能够在供电开始之后的短时间内被稳定。
15采用第二种方法，由主机设备2提供的时钟被停止。当卡l在操 作时，主机设备2向位于卡1的前端的大多数触发器提供时钟信号。 卡1的功耗可以通过停止把时钟信号提供给例如除位于命令解码电路 中的触发器以外的触发器而得以减少。
在变换至断电就绪状态(无源状态)之后，卡1不接受包括读/ 写命令在内的任何命令，直到初始化再一次开始为止。这样做避免了 在停止向卡l供电之前改变所保存的系统数据。
响应于繁忙状态的清除，主机设备2停止向卡1供电(步骤S9)。 如上所述，在清除繁忙状态之后，所述卡1变换至低功率模式。这样 做提供了如下所述的优点。 一般说来，在繁忙状态被清除之后立即停 止向卡1供电。然而，中断从主机设备2供电可能会因某种原因而失 败。在此情况下，主机设备2的功耗可以通过避免向卡1提供无用的 电压而得以减少。
所迷主机设备可以对卡1的繁忙状态提供超时控制。例如，如果 繁忙状态持续时间长于所设置的超时周期，那么主机设备2停止向卡 l供电。在此情况下，所述正常终止表明标志35被二没置为表明终止处 理仍未完成的位模式(例如"O，，)。
当所述卡1的状态在通电之后没有改变，并且终止处理在上一次 断电时已经完成，那么终止处理不是必需的。因此，当在步骤S10中 设置了正常终止表明标志35时，然后继续进行到步骤S7。 (初始化处理)
现在，参考图13，将给出对初始化命令及对其的响应的描述。图 的一部分内容。
如图13所示，所述初始化命令至少具有命令部CM和繁忙通知 部BS。所述初始化命令不具有初始化方法表明部FI。还可以提供检 错码部ED。
在所述响应中，初始化方法表明部FI (其不是必需的)示出了卡 1已经用哪种初始化方法执行了初始化。所述繁忙通知部BS用表明卡l正被初始化的位模式(例如位模式"l，，)或者表明初始化已经完成的
位模式(例如位模式"0")来形成。所述初始化方法表明部FI直到繁 忙状态被清除时才是有效的。
参考图14,现在将给出在卡1的初始化期间由卡l执行的处理的 描述。图14是示出了在初始化期间由依照第一实施例的卡l执行的处 理的流程图。如图14所示，所述卡1接收初始化命令(步骤S21)， 然后返回对初始化命令的响应。所述响应中的繁忙通知部BS具有表 明繁忙状态的位模式(步骤S22)。随后，所述主机设备2继续发出 初始化命令，直到卡1向主机设备2通知所述初始化处理已经通过繁 忙状态的清除而结束为止。卡1响应于对第一初始化命令的接收，开 始如下所述的初始化处理。对于第二和后续的初始化命令来说，仅4又 返回相同的响应，在该响应中所述繁忙通知部BS具有表明繁忙状态 的位模式。
在步骤S23中，所述卡1检查其内部保存的正常终止表明标志 35。当上一终止处理未能完成时，清除所述正常终止表明标志35。然 后，卡l执行完整的初始化。也就是说，执行步骤S24。当上一终止 处理完全结束时，设置所述正常终止表明标志35。然后，卡l执行高 速的初始化。也就是说，执行步骤S27。步骤S24中的完整初始化是 常规的初始化处理，并且包括存储器数据的错误检查和系统数据的併: 存。
在完整的初始化处理中，卡l检查存储在NAND型闪存ll中的 存储器数据是否存在任何错误。例如，当上一次在写入存储器数据期 间不适当地停止了向卡l供电时，所述存储器数据会被损坏。如果所 述存储器数据因此被损坏，那么可以恢复它们。错误检查处理和纠错 处理可能会需要很长时间，这是因为，它们在卡1的NAND型闪存 11的整个区域上执行。该时间随着存储器的容量增加而相应地增加。 然后，卡1创建系统数据并且把其保存到RAM中(步骤S25 )。 通过省略完整初始化中的某些处理，或者通过采用与完整初始化 不同的过程，步骤S27中的高速初始化比完整初始化完成得更快。作为高速初始化的一个例子，在步骤S27，卡l读取在上一终止处理期 间保存到NAND型闪存11中的系统数据，并且把所述数据加载到 RAM25上。如果所保存的系统数据是整个系统数据的一部分，那么 把它们保存到RAM上，而剩余部分则被再次创建。随后使用所得到 的系统数据。在高速的初始化处理中，省略了在完整初始化期间所执 行的对存储器数据中的错误的检查以及对系统数据的创建。
在已经读取了系统数据之后，MPU 23在初始化方法表明部才莫式 寄存器36中设置用于表明已经采用了哪种初始化方法的位模式(步骤 S29)。然后，所述卡l在繁忙通知部模式寄存器37中设置表明繁忙 状态已经被清除的位模式(步骤S30)。
当接收到下一初始化命令时，卡1在响应中4吏用初始化方法表明 部FI和繁忙通知部BS向主机i殳备2通知在寄存器36和37中所设置 的这些位模式。当所述主机设备2接收到该响应时，它停止发出初始 化命令。由此完成了所述初始化处理。
依照本发明的第 一 实施例，卡1可以预先知道主机i殳备即将停止 供电，并且执行终止处理以便为其作好准备。如果终止处理已经正常 地完成了，那么可以执行高速的初始化处理来更加快速地完成初始化。
因此，即便无法仅仅通过随着存储器容量的增加而改善完整的初 始化方法来轻易地实现初始化时间的减少，但是还是可以减少初始化 时间的。这样做减少了对卡控制器12的设计要求。
本实施例尤其可以减少其中插入了卡1的、诸如数字照相机、电 影摄影机等的主机设备2的初始化时间。这样做能够在通电之后立即 进行拍摄，事实上这是非常有效的。
当卡l已经改变其状态时，诸如当数据写入NAND型闪存11中 时，清除所述正常终止表明标志35。只要所述卡的状态保持相同，就 可以省略所述终止处理。正常终止表明标志35的清除可以在初始〗匕完 成时执行。当采用此方法时，每当卡l接收到功能停止命令时，必须 执行终止处理，即便所述卡的状态保持相同也一样。
(第二实施例)在第一实施例中RAM25是非易失性存储器。与之相比，在第二 实施例中，RAM25是非易失性的磁性随机存取存储器(MRAM)或 者铁电随机存取存储器(FeRAM)。在此情况下，其中保存有系统数 据的存储器和其中提供有正常终止表明标志35的区域不同于依照第 一实施例的相应存储器和区域。有几个处理也不同于第一实施例中所 使用的那些处理。下面将描述这些差别。
图15是示出在依照本发明第二实施例的卡中的硬件配置的框图。 在图15中，提供了诸如MRAM或者FeRAM之类的非易失性RAM 41，以代替第一实施例中使用的RAM25。在RAM 41或者NAND型 闪存ll中提供了正常终止表明标志35 (在图中，为了方便起见，在 RAM 41和NAND型闪存11中都示出了正常终止表明标志35)。
在本实施例中，在卡1的初始化期间所创建的所有系统数据都4皮 保存到RAM 41上。由于MRAM和FeRAM是非易失性的，并且能 以高速操作，因此，与第一实施例相比，在卡l操作时不必把系统数 据移动到SRAM上。因此，在当接收功能停止命令时由卡l执行的处 理中(图9)，不需要步骤S4中的处理。此外，在初始化期间由卡l 执行的处理中(图14)，不需要步骤S27中的处理。依照本实施例的 处理的剩余部分与依照第一实施例的处理相同。
本发明的第二实施例可产生与第一实施例相同的效果。 (第三实施例)
图16是示出依照第三实施例的卡中的硬件配置的框图。如图16 所示，除依照第一实施例的RAM 25以外，还提供了非易失性RAM 41。在非易失性RAM 41或者NAND型闪存11中提供了正常终止表 明标志35 (在图中，为了方便起见，在非易失性RAM 41和NAND 型闪存ll中都示出了正常终止表明标志35)。
依照本实施例，在卡1的初始化期间创建的系统数据的一部分净皮 保存到非易失性RAM 41上。系统数据的剩余部分^皮保存到NAND型 闪存11上。由于RAM 41是非易失性的并且能以高速操作，因此， 将要被保存到非易失性RAM 41上的那部分系统数据不会被移动到
19RAM 25上，而是在非易失性RAM41上操作。另一方面，在卡1搡 作时，将要被保存到NAND型闪存11上的那部分系统数据被移动到 RAM25并且保存在其中。把此部分系统数据移动到NAND型闪存11 上，如在第一实施例的情况下那样，或者当停止向卡l提供电源电压 时，将其移动到非易失性RAM41上。当所迷数据易于在初始化中4吏 用其它数据来形成时，可以丢弃该数据而无需保存。
在接收到功能停止命令时由卡l执行的处理中(图9)，步骤S4 中的处理对应于把存在于RAM 25上的那部分系统数据保存到NAND 型闪存11或者非易失性RAM41的操作。此外，在初始化期间由卡l 执行的处理中(图14)，步骤S27中的处理对应于读取存在于NAND 型闪存11上的那部分已处理和未处理的系统数据、并且将其加载到 RAM25上的操作。该处理的剩余部分与依照第一实施例的处理相同。 本发明的第三实施例可产生与第一实施例相同的效果。 本领域技术人员将会很容易想到另外的优点和修改。因此，本发
例。因此，在不脱离、由所附权利要求书及其等效内1所限定的、i发 明的总体构思的实质或范围的情况下，可以做出各种修改。
权利要求
1.一种具有非易失性半导体存储器的存储设备，用于插入到主机设备中，并且支持终止处理，在所述终止处理中，所述存储设备变换至准备好停止从主机设备供电的状态，当所述存储设备接收到用于指示发送有关所述存储设备是否支持终止处理的信息的检查命令时，所述存储设备发送表明所述存储设备支持所述终止处理的响应，在所述存储设备完成所述终止处理之后，所述存储设备发送对功能停止命令的响应，该响应表明所述存储设备准备好来自所述主机设备的供电的停止。
2. 如权利要求1所述的设备，其中，所述存储设备响应于来自 主机设备的所述功能停止命令，执行终止处理。
3. 如权利要求2所述的设备，其中，所述终止处理包括把存储 在易失性半导体存储器中的数据写入到所迷非易失性半导体存储器 中。
4. 如权利要求2所述的设备，其中，在终止处理完成之后，所 述存储设备向所述非易失性半导体存储器写入用于表明所述终止处理 已经完成的信息。
5. 如权利要求4所述的设备，其中，当所述存储设备的状态自 最近的初始化完成以来已经改变时，所述存储设备改变所述信息，以 便表明所述终止处理仍未完成。
6. 如权利要求4所述的设备，其中，所述存储设备具有用于指 示执行初始化的初始化命令，当所述信息表明终止处理仍未完成时，使用第一初始化方法来执行初始化，并且当所述非易失性半导体存储器表明终止处理已经完成时，^使用第二初始化方法来执行初始化，其中所述第二初始化方法完成得比第一初始化方法更快。
7. 如权利要求6所述的设备，其中，所述第二初始化方法包括省略了下列中的至少 一项的第 一初始化方法检查所述非易失性半导体存储器中所存储的数据的错误，'恢复所述错误，以及构造转换表，其中所述转换表示出了写入数据的逻辑地址和用于存储该写入数据的所述非易失性存储器的物理地址之间的关系。
8. 如权利要求l所述的设备，其中，所述存储设备包括控制器，该控制器包括RAM和控制部，所述RAM存储所述控制器的管理数据；所述控制部控制所述控制器的操作；以及在执行初始化时，所述控制部将保存在所述非易失性半导体存储器中的所述管理数据加载到该RAM中。
9. 如权利要求6所述的设备，其中，所述存储设备包括控制器，该控制器包括RAM和控制部，所述RAM存储所述控制器的管理数据；所述控制部控制所述控制器的操作；以及在执行初始化时，所述控制部将保存在所述非易失性半导体存储器中的所述管理数据加载到该RAM中。
10. 如权利要求l所述的设备，其中，能够通过第一初始4匕方法来将已经完成了所述终止处理的存储设备初始化，所述第一初始化方法完成得比用来对未完成所述终止处理的存储设备进行初始化的第二一刀始4t方法'决。
11.如权利要求10所述的设备，其中，所述第一初始化方法包括省略了下列中的至少之一的所述第二初始化方法检查所述非易失性半导体存储器中所存储的数据的错误，恢复所^述错误，以及构造转换表，其中所述转换表示出了写入数据的逻辑地址和用于存储该写入数据的所述非易失性存储器的物理地址之间的关系。
全文摘要
其中插入有具有非易失性半导体存储器的存储设备的主机设备向所述存储设备发出检查命令。所述检查命令指示发送有关所述存储设备是否支持终止处理的信息，在所述终止处理中，所述存储设备变换至准备好停止从主机设备供电的状态。
文档编号G06F3/06GK101655775SQ200910163478
公开日2010年2月24日 申请日期2005年12月26日 优先权日2004年12月27日
发明者藤本曜久 申请人:株式会社东芝