专利名称：一种rfid智能卡专用微控制器的制作方法
技术领域：
本发明涉及微控制器领域，尤其涉及一种应用于RFID智能卡的微控制器。
背景技术：
RFID 是Radio Frequency Identification 的缩写，即射频识别技术。RFID 射频识 别是一种非接触式的自动识别技术，它通过射频信号自动识别目标对象并获取相关数据， 识别工作无须人工干预，可工作于各种恶劣环境。RFID技术可识别高速运动物体并可同时 识别多个标签，操作快捷方便。智能卡(Smart Card)是一种内嵌有集成电路芯片的塑料卡的通称。按所嵌的 芯片类型的不同，IC卡可分为三类存储卡，逻辑加密卡，CPU卡，但只有CPU卡才算是 真正意义的智能卡。智能卡(CPU卡)内的集成电路包括中央处理器(CPU)、可编程只读 存储器EEPR0M、随机存储器RAM和固化在只读存储器ROM中的卡内操作系统C0S(Chip OperatingSystem)。一般采用集成有CPU、存储器和外设的微控制器作为智能卡的总控制单兀。微控制器(MCU，Micro Control Unit)，是指随着大规模集成电路的出现及其发 展，将计算机的CPU、RAM、ROM、定时数器和多种1/0接口集成在一片芯片上，形成芯片级的 计算机，为不同的应用场合做不同组合控制。RFID智能卡是将RFID技术融入智能卡种，又称为非接触式智能卡。其特点在于 智能卡与读卡设备无电路接触，而是通过非接触式的读写技术(RFID技术)进行读写。RFID 智能卡芯片一般采用兼容MCS-51指令集的微控制器作为其总控制单元。但RFID智能卡芯 片对微控制器有十分苛刻的要求1.执行效率高智能卡芯片性能的提高有赖于微控制器具有较高的指令执行效2.运行功耗低以使由射频接口感应过来的电压能够供芯片正常工作3.扩展能力强以使智能卡内部的加解密协处理器、随机数发生器、数据收发器 等外设能挂载到微控制器总线上，4.芯片面积小智能卡芯片的产业化要求微控制器成本低，而成本的降低要求芯 片面积的减少小。而目前现有的众多兼容MCS-51指令集的微控制器，通常不能满足或不能全部满 足上述RFID智能卡芯片对微控制器的苛刻要求。因此，现有的MCS-51兼容型微控制器的 难以直接应用于RFID智能卡领域。
发明内容
本发明针对现有MCS-51兼容型微控制器存在的不足，提供执行效率高，运行功耗 低，扩展能力强，芯片面积小，能够满足RFID智能卡芯片对微控制器苛刻要求，可应用于无 源RFID智能卡芯片领域的一种RFID智能卡专用微控制器。
本发明是这样实现的一种RFID智能卡专用微控制器，包括由中央处理器(CPU) 和内部外设构成的内部结构，所述的中中央处理器主要包括状态发生器、程序计数器、取指 令部件、指令译码器、算术逻辑单元和特殊功能寄存器；内部外设是指集成在微控制器内部 的外设，主要包括定时计数器和中断控制器；取指令部件根据程序计数器提供的地址从程 序存储器中取出指令并存入指令寄存器中，指令译码器根据状态发生器产生的4种不同状 态周期，对指令寄存器中的指令进行译码，译码之后从存储器或特殊功能寄存器中取出操 作数，并控制算术逻辑单元对操作数进行相关的算术或逻辑运算，最后将运算的结果写回 存储器或特殊功能寄存器。本发明所述的RFID智能卡专用微控制器完全兼容MCS-51指令 集。所述的中央处理器采用不同于传统Intel8051的全新体系结构设计，其由状态发 生器、程序计数器、取指令部件、指令译码器、算术逻辑单元和特殊功能寄存器构成。中央处 理器是微控制器最核心的部分，其工作机理是根据各指令的功能控制微控制器的各功能部 件执行指定的运算或操作。所述的状态发生器由一个4进制计数器构成，用于产生每个机器周期的四个状态 周期时序S1、S2、S3、S4。其输出端为整个微控制器系统提供状态周期信号。所述的程序计数器为16位计数器，用于存放下一个指令周期待取指令的16位程 序存储单元地址。根据PC中的指令地址，中央处理器从程序存储器中取出将要执行的指 令。程序按顺序逐条执行时，PC自动加1，以指向下一指令字节所在的地址。当执行跳转或 调用指令时，PC值会跳转到目标地址，从而控制程序跳转的相应的位置。取指令部件13在指令执行时，根据PC提供的指令地址，从程序存储器中取出指令 并存放到指令寄存器中，供指令译码器译码和控制。指令译码器14是本发明中央处理器的核心部件，它的任务是控制取指令、译指 令、执行指令、存取操作数或运算结果等操作，并向其它功能部件发出各种微操作控制信 号，协调各个功能部件的工作。算术逻辑单元15用于实现8位数据的加、减、乘、除运算和与、或、异或、求反、移位 等操作。本发明采用模块复用与操作码复用技术，优化算术逻辑单元系统结构，以降低芯片 面积。特殊功能寄存器16与片内数据存储空间统一编址，它们离散的分布在OxSiTOxFF 的地址空间中，其中字节地址低三位为‘000’的寄存器具有位寻址功能。本发明的涉及的 特殊功能寄存器主要有累加器ACC，B寄存器，程序状态字寄存器PSW，堆栈指针SP，数据指 针DPTRO，DPTRl，数据指针选择寄存器DPS，页地址寄存器MPAGE等。内部外设是指集成在微控制器内部的外设，主要由定时计数器和中断控制器组 成，以实现定时计数功能和中断控制功能。所述的定时计数器在本发明的微控制器内部集成2个，是可编程的16位定时计数 器，可工作于定时模式或者外部计数模式。由于本发明的每个机器周期由4个时钟周期组 成，因此定时计数器工作于定时模式时，其计数脉冲的来源也相应为系统时钟的4分频信 号，而非传统8051的12分频信号。所述的中断控制器所实现 的中断系统，有4个中断源和2个中断优先级，可实现2 级中断服务嵌套。由于RFID中央处理器不需要在微控制器内部集成串行口，因此本发明的微控制器不集成串行口，中断系统里也相应的不配置有传统8051的串口中断控制。本发明采用双数据指针设计，来提高数据块的移动的效率。本发明含有标准数据 指针DPTRO，同时还增加数据指针DPTRl。由DPTR选择寄存器DPS中的SEL位选择有效指 针SEL值为0时使用DPTR0，为1时指令选用DPTRl，可通过“ INC DPS”进行快速DPTR切 换。双数据指针在大数据块的移动时能明显提高效率。与现有技术相比，本发明的具有的优点是执行效率高，运行功耗低，扩展能力强， 芯片面积小，能够满足RFID智能卡芯片对微控制器苛刻要求，可应用于无源RFID智能卡芯 片领域。
图1是本发明一种RFID智能卡专用微控制器的整体框图；图2是本发明一种RFID智能卡专用微控制器的门控时钟的门控单元结构图；图3是本发明一种RFID智能卡专用微控制器的时序图(以片外RAM写时序为例)。
具体实施例方式下面结合附图对本发明一种RFID智能卡专用微控制器进行进一步阐述。一种RFID智能卡专用微控制器，可以完全兼容MCS-51指令集，由中央处理器10 和内部外设20构成其内部结构，如附图1所示。其中中央处理器10主要由状态发生器11、 程序计数器12、取指令部件13、指令译码器14、算术逻辑单元15和特殊功能寄存器16组 成。内部外设20是指集成在微控制器内部的外设，主要由定时计数器21和中断控制器22 组成。微控制器的基本工作流程为取指令部件13根据程序计数器12提供的地址从程序 存储器中取出指令并存入指令寄存器中，译码器14根据状态发生器21产生的4种不同状 态周期，对指令寄存器中的指令进行译码，译码之后从存储器或特殊功能寄存器16中取出 操作数，并控制算术逻辑单元15对操作数进行相关的算术或逻辑运算，最后将运算的结果 写回存储器或特殊功能寄存器16。中央处理器10是微控制器最核心的部分，其工作机理是根据各指令的功能控制 微控制器的各功能部件执行指定的运算或操作。本发明的中央处理器采用不同于传统 Intel8051的全新体系结构设计，它由状态发生器11、程序计数器12、取指令部件13、指令 译码器14、算术逻辑单元15和特殊功能寄存器16构成。状态发生器有一个4进制计数器构成，用于产生每个机器周期的四个状态周期时 序S1、S2、S3、S4。其输出端为整个微控制器系统提供状态周期信号。程序计数器为16位计数器，用于存放下一个指令周期待取指令的16位程序存储 单元地址。根据PC中的指令地址，中央处理器从程序存储器中取出将要执行的指令。程序 按顺序逐条执行时，PC自动加1，以指向下一指令字节所在的地址。当执行跳转或调用指令 时，PC值会跳转到目标地址，从而控制程序跳转的相应的位置。取指令部件13在指令执行时，根据PC提供的指令地址，从程序存储器中取出指令 并存放到指令寄存器中，供指令译码器译码和控制。指令译码器14是本发明中央处理器的核心部件，它的任务是控制取指令、译指 令、执行指令、存取操作数或运算结果等操作，并向其它功能部件发出各种微操作控制信号，协调各个功能部件的工作。 算术逻辑单元15用于实现8位数据的加、减、乘、除运算和与、或、异或、求反、移位 等操作。本发明采用模块复用与操作码复用技术，优化算术逻辑单元系统结构，以降低芯片 面积。特殊功能寄存器16与片内数据存储空间统一编址，它们离散的分布在OxSiTOxFF 的地址空间中，其中字节地址低三位为‘000’的寄存器具有位寻址功能。本发明的涉及的 特殊功能寄存器主要有累加器ACC，B寄存器，程序状态字寄存器PSW，堆栈指针SP，数据指 针DPTRO，DPTRl，数据指针选择寄存器DPS，页地址寄存器MPAGE等。内部外设20是指集成在微控制器内部的外设，主要由定时计数器21和中断控制 器22组成，以实现定时计数功能和中断控制功能。定时计数器21在微控制器内部集成2个，为可编程的16位定时计数器，可工作于 定时模式或者外部计数模式。由于本发明的每个机器周期由4个时钟周期组成，因此定时 计数器工作于定时模式时，其计数脉冲的来源也相应为系统时钟的4分频信号，而非传统 8051的12分频信号。中断控制器22所实现的中断系统，有4个中断源和2个中断优先级，可实现2级 中断服务嵌套。由于RFID中央处理器不需要在微控制器内部集成串行口，因此本发明的微 控制器不集成串行口，中断系统里也相应的不配置有传统8051的串口中断控制。本发明采用双数据指针设计来提高数据块的移动的效率。本发明含有标准数据指 针DPTR0，同时还增加数据指针DPTRl。由DPTR选择寄存器DPS中的SEL位选择有效指针 SEL值为0时使用DPTR0，为1时指令选用DPTR1，可通过“INC DPS”进行快速DPTR切换。 双数据指针在大数据块的移动时能明显提高效率。本发明具有如下的有益效果本发明的高效时序设计传统8051的每个机器周期包含的系统时钟周期个数多 达12个，导致指令执行效率低，程序执行速度慢。本发明采用不同于传统8051的全新高效 时序设计，剔除冗余时钟周期，将每个机器周期包含的系统时钟周期数减少到4个，使微控 制器在相同系统时钟下可达到传统8051约3倍的指令执行速度。本发明的微控制器时序 结构如附图3所示(以片外数据存储区写操作时序为例)，每个机器周期分为4个状态周期 (Si、S2、S3、S4)，每个状态周期仅有1个时钟周期组成，在不同的状态周期执行不同的总线 动作。本发明的低功耗设计对于无源RFID智能卡芯片来说，低功耗设计是一个至关重 要的因素，过高的功耗会导致芯片无法正常工作。除采用传统微控制的休眠模式的低功耗 设计外，本发明还采用门控时钟技术降低微控制器运行功耗。采用门控时钟，可显著减少了 电路和时钟网络的开关活动性，通过在空闲状态隔离开时序元件和时钟网络来减少功耗。 在本发明中，对于存储器，采用在RTL代码中例化门控单元的方法对ROM和RAM加门控时 钟。对于寄存器，在前端对RTL代码中的寄存器加使能信号之后，在后端利用EDA工具Power Compiler调用脚本自动加门控时钟。门控时钟采用的门控单元并非简单地由单一逻辑门实 现，而是由锁存器和逻辑门共同组成，如附图2所示，可有效避免加门控时钟后可能出现的 毛刺现象。本发明的外设扩展设计传统8051 —般采用并行通信接口或串行通信接口扩展外设，其扩展能力有限，当有大量外设需要扩展时，扩展工作将变得极其复杂。本发明的微处理器不集成有并口和串口，而是通过将外部特殊功能寄存器总线(XSfr_buS)和外部数 据存储器总线(xdatjxis)外伸来作为外设扩展总线。片外特殊功能寄存器总线访问速度 较快，但地址空间有限；片外数据存储器总线地址空间充分，但访问速度较慢。本发明提出 双总线外设扩展方案，针对外设的不同种类寄存器采用不同的总线扩展，使两种总线各自 的优势得以充分发挥。例如，对速度要求较高的控制寄存器和状态寄存器采用高速的片外 特殊功能寄存器总线扩展，对地址空间占用较多的数据寄存器采用地址空间充分的片外数 据存储器总线扩展。与传统的并口或串口扩展相比，该扩展方案使微控制器的外设扩展更 为丰富与灵活。 本发明的低成本设计芯片的低成本设计是通过降低芯片面积，也即降低芯片所 占的硬件资源消耗来实现的。本发明通过模块复用，操作码复用，冗余部件裁剪等方法对微 控制器体系结构的精简和优化，降低芯片实现成本。模块复用与操作码复用已在上文介绍 算术逻辑单元时叙述。冗余部件的裁剪主要是针对那些标准8051标配的，但RFID智能卡 芯片无须用到的功能部件，比如并行通信接口、串行通信接口、看门狗电路等。在保证RFID 智能卡芯片能正常工作的前提下，将这些冗余部件裁剪掉以减少硬件资源消耗，从而降低 芯片实现成本。
权利要求
一种RFID智能卡专用微控制器，包括由中央处理器和内部外设构成的内部结构，其特征在于所述的中中央处理器由包括状态发生器、程序计数器、取指令部件、指令译码器、算术逻辑单元和特殊功能寄存器组成；内部外设是指集成在微控制器内部的外设，包括定时计数器和中断控制器；取指令部件根据程序计数器提供的地址从程序存储器中取出指令并存入指令寄存器中，指令译码器根据状态发生器产生的4种不同状态周期，对指令寄存器中的指令进行译码，译码之后从存储器或特殊功能寄存器中取出操作数，并控制算术逻辑单元对操作数进行相关的算术或逻辑运算，最后将运算的结果写回存储器或特殊功能寄存器。
2.如权利要求1所述的，一种RFID智能卡专用微控制器，其特征在于所述的状态发 生器由一个4进制计数器构成，用于产生每个机器周期的四个状态周期时序S1、S2、S3、 S4，其输出端为整个微控制器系统提供状态周期信号。
3.如权利要求1所述的，一种RFID智能卡专用微控制器，其特征在于所述的程序计 数器为16位计数器，用于存放下一个指令周期待取指令的16位程序存储单元地址；根据 PC中的指令地址，中央处理器从程序存储器中取出将要执行的指令；程序按顺序逐条执行 时，PC自动加1，指向下一指令字节所在的地址；当执行跳转或调用指令时，PC值会跳转到 目标地址置。
4.如权利要求1所述的，一种RFID智能卡专用微控制器，其特征在于所述的特殊功 能寄存器与片内数据存储空间统一编址，它们离散的分布在0x80 OxFF的地址空间中，其 中字节地址低三位为‘000’的寄存器具有位寻址功能。
5.如权利要求1所述的，一种RFID智能卡专用微控制器，其特征在于所述的定时计 数器集成2个，是可编程的16位定时计数器，工作于定时模式或者外部计数模式。
6.如权利要求5所述的，一种RFID智能卡专用微控制器，其特征在于定时计数器工 作于定时模式时，其计数脉冲的来源也相应为系统时钟的4分频信号。
7.如权利要求1所述的，一种RFID智能卡专用微控制器，其特征在于所述的中断控 制器有4个中断源和2个中断优先级，实现2级中断服务嵌套。
全文摘要
一种RFID智能卡专用微控制器，包括由中央处理器和内部外设构成的内部结构，所述的中中央处理器主要包括状态发生器、程序计数器、取指令部件、指令译码器、算术逻辑单元和特殊功能寄存器；内部外设是指集成在微控制器内部的外设，主要包括定时计数器和中断控制器。与现有技术相比，本发明的具有的优点是执行效率高，运行功耗低，扩展能力强，芯片面积小，能够满足RFID智能卡芯片对微控制器苛刻要求，可应用于无源RFID智能卡芯片领域。
文档编号G06F9/22GK101847090SQ20101010940
公开日2010年9月29日 申请日期2010年2月5日 优先权日2010年2月5日
发明者丁颜玉, 王德明, 胡建国, 谭洪舟, 钟伟 申请人:谭洪舟