专利名称：基于fpga实现的ps2协议逻辑分析仪的制作方法
技术领域：
本发明具体涉及集成电路以及嵌入式系统技术领域的一种基于FPGA实现的PS2 协议逻辑分析仪。
背景技术：
PS2是一种每帧包含11位的串行协议。每一个帧作为发送单元。每一帧数据格式 =一位起始位+8位数据位+ —位校验位+ —位停止位，如图1所示。PS2协议有两种通讯 方式主机到设备的通讯，设备到主机的通讯。无论是哪种通讯，时钟均由设备产生。不同 的是主机到设备的通讯过程中，主机在时钟的下降沿发送数据，设备在时钟上升沿接收数 据；设备到主机的通讯过程中，设备在时钟的上升沿发送数据，主机在时钟的下降沿接收数 据。PS2协议接口需要四个信号线，S卩数据、时钟、VDD和GND。相比于USB等复杂的协议，PS2协议实现简单，对物理链路层硬件以及上位机软件 的要求均不高。在低速通讯方面，PS2完全可以轻松的实现下位机与上位机的通讯。因此， 目前PS2协议仍然有广泛的应用，比如，现有的大多数PC电脑均配置有PS2接口的鼠标以 及键盘，而且这种现象还将长时间保持。目前通常采用基于单片机开发的PS2协议分析设备对PS2数据进行解析，但因一 般单片机的处理速度最快仅在20MHZ左右，而且程序是由指令串行执行，采样速度慢，从而 造成PS2协议数据丢失等问题，不便于开发调试。
发明内容
本发明的目的在于提出一种基于FPGA实现的PS2协议逻辑分析仪，其可方便的实 现对PS2数据包进行提取分析，加快基于PS2协议通讯的产品开发，从而克服了现有技术中 的不足。为实现上述发明目的，本发明采用了如下技术方案—种基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述分析仪包括采样模 块，发送模块以及时钟管理模块；采样模块采样PS2数据，且每成功完成一帧的解析，即通知发送模块，同时把解析 的数据存入缓冲寄存器；发送模块在收到通知后，从缓存寄存器中读入数据，最终经UART协议发送给上位 机；时钟管理模块对晶振源进行分频，得到所需的UART时钟。具体而言，所述采样模块是对PS2的上行和下行通信数据进行截取而实现采样 的。所述采样模块通过探测信号线以帧为间隔提取出每帧中包含的数据或者命令，随 后以并口数据输出至传送模块，并由通知信号通知传送模块。所述探测信号线为两根，其分别截取PS2的上行和下行通信数据。
所述传送模块采用查询的方式判断采样是否完成。所述传送模块收到通知信号后，即读入并口数据，并立即采用UART协议传送数据 至上位机。所述UART协议采用115. 2kbit/s的通讯速率。该逻辑分析仪的构建方法为首先采用硬件描述语言(如verilog等)实现上述采样模块、传送模块和时钟管 理模块，经综合编译后，生成电路结构网表，下载至FPGA器件中即可实现。本发明的采样模块通过探测PS2DATA和PS2CLK两根信号线，以帧为间隔，提取出 每帧中包含的数据或者命令，随后以并口数据输出至传送模块，并由通知信号通知传送模 块。采样IP由硬件描述语言verilog等实现。本发明的传送模块采用查询的方式判断采样是否完成。一旦收到通知信号，就读 入并口数据，并立即采用UART协议传送数据至上位机。因发送每一帧UART格式的数据需 要的时间远小于PS2规定的标准帧间隔时间(毫秒级)，因此在采样完一帧PS2数据后，有 足够的时间完成对上位机的传送。所述上位机的设置与上述UART设置一致，即115200bit/s波特率；一位起始位，8 位数据位，无检验位，一位停止位。考虑到UART传输对时钟要求较高，且发送方和接收方需要采用同一个频率的时 钟，两个时钟匹配越精确，接收误码率将降到最小。本发明采用时钟管理模块对晶振源进行 分频，得到所需的UART时钟。时钟管理模块亦由硬件描述语言verilog等实现，且该时钟 管理模块的分频参数可调。与现有技术相比，本发明所具有的有益效果在于(1)可以方便的对PS2的上行和下行通信数据进行截获分析，从而加快基于PS2协 议的产品开发；(2)相对与基于单片机开发的PS2协议分析设备，可以更快速准确的实现PS2数据 的截获分析；(3)由于采样模块采用了 IP模块化的结构，接口层定义简单清晰，因此可以非常 方便的挂接到更大的FPGA系统上去，实现更复杂的分析。
图1是标准PS2协议的一帧数据格式示意图；图2是本发明具体实施方式
中一种基于FPGA实现的PS2协议逻辑分析仪的结构 示意图；图3是图2所示基于FPGA实现的PS2协议逻辑分析仪的应用框图；图4是图2所示基于FPGA实现的PS2协议逻辑分析仪的电路图。
具体实施例方式以下结合附图及较佳实施例对本发明的技术方案作进一步的说明。如图2 3所示，该基于FPGA实现的PS2协议逻辑分析仪包括采样模块、传送模 块和时钟管理模块，其用于对PS2的上行和下行通信数据进行截获并发送至上位机分析，从而加快基于PS2协议通讯的产品开发。考虑到标准PS2通讯速率是12. 5kbit/s，最大为33kbit/s，最小为10kbit/s，而标 准鼠标和标准键盘通讯速率一般为12. 5kbit/s,因此本实施例以12. 5kbit/s作为采样参考。以下对本实施例基于FPGA实现的PS2协议逻辑分析仪的结构进行具体说明，如图 4所示，该基于FPGA实现的PS2协议逻辑分析仪包括(1)采样模块 ps2catch标准PS2通讯速率是12. 5kbit/s，采样速率为11. 0592Mhz。采样模块(采样IP)由硬件描述语言verilog实现。采样模块通过探测PS2DATA 和PS2CLK两根信号线，以帧为间隔，提取出每帧中包含的数据或者命令，随后以8位并口数 据输出至传送模块，并由信号commdok通知传送模块。(2)传送模块 UART_TXD通讯接口采用UART协议，传送模块(通讯IP)由硬件描述语言verilog实现。传 送模块采用查询的方式判断采样是否完成。一旦收到commdok信号，就读入8位并口数据 catchdataout[7:0]，并立即启动UART传送数据至上位机。UART配置115200bit/s波特率，一位起始位，8位数据位，无检验位，一位停止位。 该UART配置每发送一帧UART格式的数据需要的时间=8. 68us*10 = 86. 8us，这个时间远 小于PS2规定的标准帧间隔时间(毫秒级)。因此在采样完一帧PS2数据后，有足够的时间 完成对上位机的传送。上位机需跟该UART设置一致方可正常接收，即115200bit/s波特率；一位起始 位，8位数据位，无检验位，一位停止位。(3)时钟管理模块clock_NUART传输对时钟要求较高，且发送方和接收方需要采用同一个频率的时钟，两个 时钟匹配越精确，接收误码率将降到最小。时钟管理模块对晶振源进行分频，得到所需的 UART时钟。时钟管理模块(时钟IP核)由硬件描述语言verilog实现，且时钟管理模块的 分频参数可调。本实施例中采用11. 0592Mhz晶振，经过96分频后得到115200的波特率。本实施例的实现过程为首先采用硬件描述语言verilog实现上述采样模块、传 送模块和时钟管理模块，经综合编译器(如ALTERA公司推出的QUARTUS)综合编译后，生成 电路结构网表，下载至FPGA器件中即可实现，PCB板级连接只需按照如图4和表1所述的 顶层接口连接即可，另外在TXD端需要加入MAX232电平转接芯片。表1本实施例顶层接口定义
权利要求
一种基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述分析仪包括采样模块，发送模块以及时钟管理模块；采样模块采样PS2数据，且每成功完成一帧的解析，即通知发送模块，同时把解析的数据存入缓冲寄存器；发送模块在收到通知后，从缓存寄存器中读入数据，最终经UART协议发送给上位机；时钟管理模块对晶振源进行分频，得到所需的UART时钟。
2.根据权利要求1所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述采 样模块是对PS2的上行和下行通信数据进行截取而实现采样的。
3.根据权利要求1或2所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所 述采样模块通过探测信号线以帧为间隔提取出每帧中包含的数据或者命令，随后以并口数 据输出至传送模块，并藉通知信号通知传送模块。
4.根据权利要求3所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述探 测信号线为两根，其分别截取PS2的上行和下行通信数据。
5.根据权利要求1所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述传 送模块采用查询的方式判断采样是否完成。
6.根据权利要求3所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述传 送模块收到通知信号后，即读入并口数据，并立即采用UART协议传送数据至上位机。
7.根据权利要求6所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于所述 UART协议采用115. 2kbit/s的通讯速率。
8.根据权利要求1所述的基于FPGA实现的PS2协议逻辑分析仪，其特征在于，该逻辑 分析仪的构建方法为首先采用硬件描述语言实现上述采样模块、传送模块和时钟管理模块，经综合编译后， 生成电路结构网表，下载至FPGA器件中即可实现。
全文摘要
本发明涉及一种基于FPGA实现的PS2协议逻辑分析仪，其包括采样模块，发送模块以及时钟管理模块；采样模块采样PS2数据，且每成功完成一帧的解析，即通知发送模块，同时把解析的数据存入缓冲寄存器；发送模块在收到通知后，从缓存寄存器中读入数据，最终经UART协议发送给上位机；时钟管理模块对晶振源进行分频，得到所需的UART时钟。本发明可以方便，且更为快速准确的对PS2的上行和下行通信数据进行截获分析，从而加快基于PS2协议的产品开发，且接口层定义简单清晰，因此可以非常方便的挂接到大的FPGA系统上去，实现更复杂的分析。
文档编号G06F13/42GK101937416SQ20101027596
公开日2011年1月5日 申请日期2010年9月9日 优先权日2010年9月9日
发明者张周平, 江猛 申请人:苏州华芯微电子股份有限公司