专利名称：通用逻辑分析仪的制作方法
技术领域：
本实用新型为逻辑分析仪。
目前，微型计算机的应用越出了研究机构、高等院校的大门，已在工业、商业、交通、医疗、教育、军事、服务行业和家电生产等领域中获得了广泛的应用。当研制一种微型机应用系统时，需要一些专门的研制工具。这类工具一般分为两类，一类是软件工具；另一类是硬件工具，后者如样机、联机仿真器和逻辑分析仪。我国现阶段在微机开发应用方面水平较低，存在着一次读出量少，无实时反汇编特性以及应用欠方便等弊端，尤其在调试复杂程序时，技术人员往往陷入抽象的苦苦思索之中。另外，国内流行的开发装置没有通用性，只能作单一开发，目标机不能自由运行，只能作仿真调试，存在着不可避免的“假运行”现象。
为改变现有技术中的上述状况，本发明人希望研制出一种价格便宜，功能强大，各类微机处理器(CPU)兼容并以通用终端为显示窗口的逻辑分析仪，以满足国内外市场的需要。
设计本实用新型时，设法提供微机开发应用中的一切功能和手段，并实现通用性、实时性、适用性和直观性，即设法研制出一种不破坏目标机或用户系统的任何硬件环节，实时同步扑捉CPU的所有运行信息，使CPU动作全部“透明化”，同时按用户在调试、研制软件时的实际需要，将待调试程序放入逻辑分析仪，随时修改又随时运行，以形成大闭环调试手段。考虑到调试程序中的某些特殊要求，信号的扑捉方式必须灵活多变，为此本实用新型在断点设置和触发脉冲组合方面，提供了最大限度的可选择性。在显示扑捉信息时，具有智能分析功能，能够根据机器的状码自动判断哪些是指令，哪些是数据。
本实用新型展现了机器运行的真实状态，用户可据此观察和研究自己编制的应用程序的全部执行过程和运行走向。
附
图1为本实用新型硬件结构示意图，图中1微机处理器，它是本实用新型的中心部件；2程序存储器，约12K字节；3用户读写存储器(用户RAM)，其中有2K字节供仪器本身使用，用户RAM为12K字节；4高8位地址锁存及地址译码电路；以上四部分组成了本仪器的最基本部份；5多功能可编程并行双向接口，它由1851芯片构成；6可编程并行输出接口，它由1852芯片构成；本仪器许多功能都是靠这两个接口在软件控制下完成的；7断点设置单元；8控制单元；用户可根据需要通过这两个可编程并行口5、6和控制单元8任意设置断点；9异步串行适配器(UART)，用户所有操作与对话以及本仪器的分析资料均由本口传输进行；10异步通讯口，其作用与异步串行适配器9类似，可通过它与打印机接口，11通用终端，它是用户与本仪器对话的唯一工具，可通过异步通讯口9与主机(CPU)1联系；12程序固化单元，它提供给用户16K空间及相应于可擦除只读存储器(EPROM)2716、2732、2764(27128)的活动夹座，以便用户利用本仪器提供的命令读入或固化程序；13方向控制单元；14可转移程序存储器，字节长度为16K，用户的待调试程序可装入此存储器中，在方向控制单元13的作用下，既可改写，又可转入目标机，在存储空间上，可转移程序存储器14与用户读写存储器3是连续的，在某种情况下用户可将二者联合使用，以扩大存储容量；15数据扑捉存储器；16 32路CPU信息缓冲器，数据扑捉存储器15与32路CPU信息缓冲器16组成外部信息同步扑捉电路，目标机CPU信息通过32路CPU信息缓冲器缓冲后，在控制单元8的控制下，依次存储在数据扑捉存储器15中。
附图2为断点设置单元7的电路图，其中17－20为断点存储器，它由4个6116读写存储器(RAM集成块)构成；21－24为4个与门，主要由74HC20芯片构成；25－28为8位透明锁存器，它们构成32路数据扑捉电路。用户可通过键盘命令由多功能可编程并行双向接口5和可编程并行输出接口6，按要求将断点参数写入断点存储单元，为检查或观察断点设置情况，用户亦可由断点存储器17－20的内容通过多功能可编程并行双向接口5读出。断点存储器的数据线两两并接，并将8位地址线作为外来数据输入端。当32路数据扑捉电路25、26、27、28中的数据同时满足某一设定值后，断点存储器17－20即输出高电平，这时与门22即有一脉冲输出，通过或门形成一触发脉冲，这一脉冲将打开数据扑捉存储器(见附图4)，在外来采样脉冲(一般为CPU总线数据有效脉冲)作用下，开始实时扑捉并存储，直至数据扑捉存储器满为止。与门23的输出可在多功能可编程并行双向接口5的控制作用下使断点存储器17－20产生换页动作。与门24的输出则将断点存储器17－20请零至当前页面。组成32路数据扑捉电路的8位透明锁存器25、26、27、28分别对应于外来信号(来自目标机CPU的信号)的数据线(8位)、状态线(8位)、高位地址线(8位)和低位地线(8位)。
附图3为本实用新型用户程序固化单元12的电路图，其中29、30、31分别为不同型号EPROM固化活动插座，分别适用于2716、2732、和2764(或27128)只读存储器的固化。当未加25V电源时，该部分为一EPRCM读出电路；32、35和40为与门；33和34为单稳电路，由4098芯片构成；36、37、38、39为或门。经分析可以看出，常态下与门32输出低电平，单稳电路33、34被置0。与门40输出高电平，这一电平作用于主机(CPU)等待线上，不起作用，CPU可自由操作。应用本系统中提供的应用程序，可十分方便地将插入任一活动插座29或30或31中的程序块读到终端屏幕上，亦可将其转入用户RAM区，以便对这些程序进行修改或试运行。加入25V电源后，与门32输出高电平，单稳电路33、34工作，来自或门38的写信号经单稳电路33、34后，形成一宽度为50MS左右的正脉冲，该正脉冲作用到2716插座的CS端，形成编程模式。此时本实用新型的CPU处于等待期，总线上的数据保持不变，以便将数据可靠地写入EPROM2716中。对2732和2764(或27128)等只读存储器的编程情况类似。
附图4为本实用新型的数据扑捉存储器15及32路CPU信息缓冲器的电路图，其中41、42、43、44为6116读写存储器，45为透明锁存器，46和47为单稳电路，48、49为12位串行纹波计数器，50、51为32路缓冲器，52为D触发器；53为4选1译码器。32路缓冲器51和8位透明锁存器25、26、27、28组成32路CPU信息缓冲器16，6116读写存储器41、42、43、44组成数据扑捉存储器15，附图4的其余部分为协调该部分工作的控制单元8。由目标机引入的32路实时信息在目标机Ds信号(总线数据有效信号)的触发作用下，首先经32路CPU信息缓冲器16缓冲后，被锁存于25、26、27、28透明锁存器74HC373中。应当指出，这32路信息中的8路高位或低位地址信息有时是分时传送的，故地址锁存信号As将分时的地址信息首先锁存于透明锁存器45中。这32路信息在单稳电路46、47的作用下，依次被写于扑捉信号存储器41、42、43、44中。请注意，来自单稳电路46的触发信号送入12位串行纹波计数器(4040)49的计数端，4040的11个Q端按顺序接到数据扑捉存储器的11根地址线上，以便完成逐次步进。同时，计数器48的Q11端接到D触发器50的置零端，当存储器记满1024字节综合信息后，计数器48的Q11端输出低电平，将单稳电路46置于零状态，封锁住采样动作的继续进行。可以看出，每当本系统处于采样触发模式时，计数器48总是处置零状态，即D触发器52的Q端输出高电平，此时12位串行纹波计数器49自由循环运行，在总线数据有效信号Ds的作用下，数据扑捉存储器15中的内容总保持外界32路2048条最新信息。当运行至用户所设的断点后，断点设置电路工作，附图2中的与门22工作，A端便出现一正脉冲，Q端变为低电平，计数器48开始计数，当计数器48溢出后，本系统的整个采样过程结束。显然，此时在数据扑捉存储器15中既保留了断点前1024字节的外部系统(目标机)运行信息，又新采了1024字节的断点后运行信息，这给用户在分析、研制、调试、复制程序时带来的方便是显而易见的。可编程并行输出接口6，4选1译码器53主要用于扑捉信息的读出及反汇编过程中，由于信息的扑捉动作是同时完成的，存储区41、42、43、44内的同一地址单元内是一动态同步信息，在反汇编过程中，本系统的主机借助于4选1译码器53依次读出同一地址单元内的4个数据，再经分析和判断后按用户目标机机型进行逐条反汇编，以完成逻辑分析的工作。
附图5为本实用新型的可转移程序存储器14的电路图。其中54－62为9只三双向开关(4053芯片)。用户在研制程序或检修微机系统时，需将待调试程序或硬件检修所用的程序装入本实用新型。在本实用新型内部设立一个专用来存储用户程序的存储器十分必要。从应用的角度上讲，这个存储区应是双向的，它既能受本实用新型主机CPU的控制，以便修改、编制，又能转移给用户目标机系统。存储区一旦转移到用户系统，它的地址及控制应完全由用户设定，即地址空间完全依赖于目标机系统。由附图5可以看出，可转移程序存储器14所有的地址线、数据线与读写控制线均通过三双向控制开关控制，并分别接向本系统的主机或外部用户系统，这就保证了它的空间从属性。当开关K按向高电平(5V)时，读写存储器面向系统本身，所有命令和操作均同一般用户RAM区，用户可使用本逻辑分析仪提供的所用键盘命令。当开关K接向低电平(地)时，它又面向用户系统，并以用户所需的EPROM型号分别以不同插头接出，十分方便地引入用户开发系统。
附图5中可转移程序存储器有一组可反复充电的电池组，它用于保存写入或调入该区的数据。当用户研制或开发某一新程序时，一次写入该区，永不挥发，但可改写，以便于长周期间断性调试，最终形成的完好程序可通过用户EPROM固化命令进行固化，无需脱机。
现举一个在研制新软件过程中的操作实例。待用户基本完成硬件配置后，欲编写一个应用系统的程序，技术人员按所用机型编写出一程序，然后进行以下操作1、打开逻辑分析仪，将可转移性数据存储器14开关置于“内”位置。
2、用！8000
×××××写入用户编写的全部或部份程序，这里8000为可转移性只读存储器的起始地址，
为空格键，×××××为用户写入的内容。
3、选择可转移性存储器的引线并接好，插头端插入用户硬件系统ROM插座。
4、将信号扑捉联线夹夹在用户硬件系统的主机CPU上。
5、设定欲观察的起始断点，打开“A”，逻辑分析仪指示灯亮，开始扑捉信息。
6、将可转移数据存储器14的开关置“外”位置，用户系统置零，屏幕上立即得到从断点起的10条CPU运行信息，包括执行的地址、机器码、汇编语言以及机器状态码等，每按一次空格键下行10条，每按一次“－”键前进10条，逻辑分析仪在断点前后存储了2048条综合信息。
7、发现任何错误都可将可转移程序存储器14的开关置于“内”，用“！”命令改写，或用“M”进行数据块转移。然后再将可转移程序存储器14的开关置于“外”。重复进行直至程序通过。
需指出，断点设置是任意的，用户可在可疑处随意设立断点，进行全程调试。如发现程序无法进行，可用全程全断点操作，以便迅速找出所写程序中的死点。
本实用新型操作十分简单，经1－2小时培训后，即可掌握其基本操作，可直接从用户系统CPU芯片上扑捉信号，并将实时运行信息立即自动反汇编，分析功能强。利用通用终端作为显示窗口，且任意型号CPU通用。用户待调试程序可直接写入或读入本仪器，在大闭环调试中易于改写、改编直至固化。断点设置及触发信号十分灵活，为用户提供了全面开发手段。本仪器价格低，重量轻，便于携带。
权利要求一种通用逻辑分析仪，其特征在于它由微机处理器、程序存储器、用户读写存储器、高8位地址锁存及地址译码电路、多功能可编程并行双向接口、可编程并行输出接口、断点设置单元、控制单元、异步串行适配器、异步通讯口、通用终端、程序固化单元、方向控制单元、可转移程序存储器、数据扑捉存储器和32路CPU信息缓冲器所组成；所述的控制单元由4只6116读写存储器(RAM集成块)4个与门和4个高8位透明锁存器组成；所述的用户程序固化单元由三个固化活动插座、3个与门，2个单稳电路和4个或门所组成；所述的数据扑捉存储器由4只6116读写存储器组成；所述的32路CPU信息缓冲器的线路由32路缓冲器和4只8位透明锁存器组成；所述的可转移程序存储器由9只三双向开关所组成。
专利摘要本实用新型为一种通用逻辑分析仪，它由微机处理器、程序存储器、用户读写存储器、多功能可编程并行双向接口、可编程并行输出接口、断点设置单元、控制单元、异步串行适配器、异步通讯口、通用终端、程序固化单元、方向控制单元、可转移程序存储器、数据扑捉存储器和32路CPU信息缓冲器所组成。本仪器操作简单，成本低，重量轻，便于携带，分析功能强，各种微机处理器兼容，为用户提供了全面开发手段。
文档编号G06F15/00GK2065778SQ8921636
公开日1990年11月14日 申请日期1989年12月22日 优先权日1989年12月22日
发明者龚德俊 申请人:中国科学院海洋研究所