专利名称：用于基于关键路径的分析的性能监视体系结构的增强的制作方法
技术领域：
本发明涉及计算机系统领域，具体来说涉及微体系结构的性能监视和调整。
背景技术：
性能分析是表征、调试和调整微体系结构设计、查找和修正硬件和软件中的性能 瓶颈以及定位可避免的性能问题的基础。随着计算机业的发展，分析微体系结构并基于该 分析来对微体系结构进行更改的能力变得更加复杂且重要。除了提供尽可能最佳的平台外，常常通过调整应用程序以使之在该平台上以最佳 表现运行来实现最佳性能。在识别性能瓶颈、找出如何通过更好的代码生成来避免它们以 及确认性能的提升等方面都有大量投入。性能监视器是该分析中的一个关键组件。性能监 视比硅前(pre-silicon)模拟提供更大量的性能数据，并且已经被用于调整微体系结构设 计以提升诸如存储转发等方面的性能。在推动硅更改时，准确地知道性能问题发生的频度 和从改进微体系结构的该部分获得的多大获益是必不可少的要素。在过去，串行执行机器的性能监视相对是直接的，因为跟踪串行性能瓶颈远比 检测并行乱序执行期间的性能极限容易得多。典型性能分析按如下方式将工作负荷的 CPI (每个指令的时钟数)分解成各个组成部分1)硬件中的计数性能事件，2)估算每个事 件对程序的关键路径的相对贡献，以及3)将对工作负荷的性能瓶颈产生贡献的各个组成 部分组合成总细分。估算单个微体系结构原因的每个实例成本对于乱序且高度推测的机器 来说是困难的，其中有要涵盖许多停止成本的大部分的足够推测且流水线并行性。目前， 已经采用专用方法来估算事件的每个实例影响，并且这些估算的精确度和变化常常是未知 的。例如，图1图示单问题机器中指令101-107的提取、执行和引退(retirement)的 示例。指令102具有分支误预测110,它使指令103的提取延迟，并显著地在指令102之后推 出(pushout)指令103的引退。指令104具有第一级高速缓存未命中120，它进一步地推出 指令105的引退。但是指令104的引退推出125被指令105的第二级高速缓存未命中130 矮化(dwarfed)，它具有如此长的等待时间，以致于指令106中的分支误预测135对它的引 退时间没有任何影响。正如图1所列举的，不管能够实现乱序高度推测并行执行的处理器 中有全面的性能监视，即使在单个问题机器中，测量引退推出时也存在无法理解的复杂性。
附图以举例方式而无意作为限制图示了本发明。图1图示单个问题机器中多个操作的提取、执行和引退的实施例。
4
图2图示一种处理器的实施例，该处理器包括第一性能监视模块和第二微体系结 构调整模块。图3图示图2的特定实施例。图4图示一种处理器的实施例，该处理器包括用于以静态或动态方式重新编译软 件的模块。图5图示一种系统的实施例，该系统包括具有用于监视处理器的性能和调整处理 器的微体系结构的模块的处理器。图6a图示用于监视性能并基于性能来调整微处理器的流程图的实施例。图6b图示图6a的特定实施例。图6c图示用于监视性能并调整微处理器的另一个实施例。图7图示用于在特定事件发生时测量引退推出的实施例。
具体实施例方式在下文描述中，提出了例如特定体系结构、这些体系结构内的功能部件、调整机制 和系统配置的大量特定细节以便提供对本发明的透彻理解。但是，对于本领域技术人员显 见的是，无需采用这些特定细节也能实施本发明。在一些其他情况中，没有对例如公知的逻 辑设计、软件编译器、软件重新配置技术和处理器去功能部件(processor defeaturing)技 术等的公知组件或方法进行详细描述，以便避免不必要地妨碍了对本发明的理解。件能监视图2图示一种处理器205的实施例，该处理器205具有性能监视模块210和调整 模块215。处理器205可以是用于执行代码和/或对数据进行操作的任何部件。作为特定 实例，处理器205能够实现并行执行。在另一个实施例中，处理器205能够实现乱序执行。 处理器205还可以实现分支预测和推测执行，以及实现其他公知的处理单元和方法。处理器250中图示的其他处理单元包括存储器子系统220、前端225、乱序引擎 230和执行单元235。这些模块、单元或功能块的每一个可以为处理器205提供前述的功能。 在一个实施例中，存储器子系统包括较高级的高速缓存和用于与外部设备实现接口的总线 接口，前端225包括投机逻辑和提取逻辑，乱序引擎230包括用于将指令重新排序的调度逻 辑，以及执行单元235包括以串行和并行执行的浮点和整数执行单元。模块210和模块215能以硬件、软件、固件或其任何组合来实现。通常，在不同的 实施例中，模块的边界是不同的，并且一起来实现以及单独地实现功能。在一个示例中，在 一个模块中实现性能监视和调整。在图2图示的实施例中，分别示出模块210和模块215 ； 但是模块210和模块215可以是由其他图示的单元220-235执行的软件。模块210用于监视处理器205的性能。在一个实施例中，通过确定和/或导出至 关键路径的每个实例成本来实现性能监视。关键路径包括在将增加发生、任务或事件的等 待时间的情况下将会对完成操作、指令、指令集或程序所要耗费的时间产生贡献的任何此 类发生、任务和/或事件的任何路径或序列。在图形学上来说，关键路径有时可以称为经过 特定机器上运行的程序中的数据、控制和资源相关性的图形的路径，其中该相关图形中的 任何弧的延长将导致该程序的执行等待时间的增加。因此，换言之，事件/功能部件对关键路径的每个实例贡献是事件(例如第二级高速缓存未命中)或微体系结构功能部件(例如分支预测单元)对完成任务或程序中所经历 的等待时间的贡献。实际上，事件或功能部件的贡献在不同的应用程序域间有显著差异。因 此，可以为特定的用户级应用程序(例如操作系统)来确定事件或微体系结构功能部件成 本/贡献。下文将参考图3来更详细地论述模块215。事件包括处理器中引起等待时间的任何操作、发生或动作。微处理器中的常 见事件的一些示例包括低级高速缓存未命中、次级高速缓存未命中、高级高速缓存未 命中、高速缓存访问、高速缓存窥探、分支误预测、从存储器提取、引退时锁定(lock at retirement)、硬件预提取、前端存储、高速缓存分割(cache split)、存储转发问题、资源停 止、回写、指令解码、地址转换、对转换缓冲器的访问、整型运算数执行、浮点运算数执行、寄 存器的重命名、指令的调度、寄存器读取以及寄存器写入。微体系结构功能部件包括与前述的事件关联的逻辑、功能单元、资源或其他功能 部件。微体系结构功能部件的示例包括高速缓存、指令高速缓存、数据高速缓存、分支目标 阵列、虚拟存储器表、寄存器文件、转换表、后备缓冲器、分支预测单元、硬件预提取器、执行 单元、乱序引擎、分配器单元、寄存器重命名逻辑、总线接口单元、提取单元、解码单元、体系 结构状态寄存器、执行单元、浮点执行单元、整型执行单元、ALU以及微处理器的其他常见功 能部件。每个指令的时钟数性能的主要指标之一是每个指令的时钟数(CPI)。CPI可以分成多个组成部分，以 便可以确定可能归因于多个因素/事件的每一个因素/事件的周期百分比的指示。如上 所述，这些因素可以包括诸如未命中高速缓存和进入DRAM引起的等待时间、分支误预测处 罚、引退机制(即为了锁定)引起的流水线延迟等的事件。另一些因素的示例包括与这些 事件关联的微体系结构功能部件，例如未命中的高速缓存、用于分支预测的分支目标阵列 中的未命中、将总线接口用于进入DRAM以及使用状态机来实现锁定。通常，通过将因素发生的次数乘以它以周期计的影响，然后除以总周期数来确定 该因素的相对贡献。虽然对于标量非流水线非推测机器来说能够精确地提供此类细分，但 是对于超标量流水线乱序且高度推测机器来说难以给出精确的周期统计。工作负荷中通常 存在足够的并行性可供此类机器用于通过执行有用的工作来隐藏至少一部分停止。因此， 该停止的局部影响对程序的总关键路径产生的贡献可能远比理论上每个实例成本对程序 的总关键路径产生的贡献小。意外的是，如果局部延迟导致较佳的总体调度，则局部停止甚 至可能对程序的总执行时间有正面影响。分析每个实例的贡献/成本可以采用多种不同的方式来确定每个实例事件成本，即事件或微体系结构功能部 件对关键路径的贡献，这些方式包括(1)分析性估算；(2)来自性能监视器的持续时间计 数；(3)由硬件性能监视器和由模拟器测量的引退推出；以及⑷按微基准测试、模拟和硅 去功能部件测量的因事件数量的改变导致总执行时间中的改变。分析性估算在第一实施例中，在理论上确定每个实例成本，即功能部件的贡献。理论贡献可以 包括功能部件操作或事件发生的经验知识以及体系结构模拟。这常常通过理解微体系结 构、并且通常集中在执行阶段而非引退来导出。最简单形式的分析性估算表征局部停止成
6本，与如何通过以并行方式执行其他操作(执行阶段或指令)可获得的并行性来涵盖这些
停止无关。持续时间计数在另一个实施例中，性能监视器通过持续时间计数来确定功能部件的贡献。一些 性能监视器事件被定义为对感兴趣的事项发生的每个周期计数。这得到持续时间计数，而 不是实例计数。这两类计数是状态机(例如页步行处理程序(page walk handler)、锁定状 态机)处于活动的周期以及队列中有一个或多个项(例如总线的未完成高速缓存未命中的 队列)的周期。这些示例测量执行阶段中的时间，而除非执行处于引退状态(此情况对应 于锁定状态机)，否则不一定测量引退推出。此形式的功能部件在本领域中可用于评估基准 测试专用成本。引退推出引退推出在确定事件和功能部件在局部规模上的贡献以及将该测量外推到全局 规模上是有用的。引退推出在一个操作在期望的时间或期望的周期期间不引退时发生。例 如，对于顺序的指令(或微操作)对，如果第二个指令在第一个指令之后没有尽可能快地引 退(通常在相同的周期内，或如果引退资源受限，则在下一个周期内)，则考虑推出该引退。 引退推出提供向后看、对关键路径的贡献的“区域性的”(而非单纯局部的)测量。就引退 推出知道某些时间点之前已引退的所有操作的重叠的意义上来看，它是向后看的。如果局 部停止成本为50的两个操作按相差一个周期开始，则第二个操作的引退推出至多为1，而 非50。引退推出的实际测量可能因开始测量该推出的具体时间而有所不同。在一个实例 中，测量从事件的发生开始。在另一个实施例中，推出的测量从指令或操作应该已被引退的 时间开始。在再一个实施例中，仅通过对引退推出发生的次数计数来测量引退推出，下文参 考顺序操作的引退推出来予以论述。有多种方式用于通过引退推出来测量/导出每个实例 的贡献。为了说明，下文论述引退推出、顺序操作和标记的两种方法。这两种机制使用户能够通过利用不同阈值重复运行来创建引退推出的分布直方 图。顺序操作的引退推出能够创建程序中所有操作的引退延迟的分布图。此外，引退推出 的标记能够创建个别/特定事件(例如分支误预测的个别贡献)的延迟分布图。顺序操作的引退推出，即慢引退限定对于此机制，对其中引退连续操作或微操作之间的延迟大于用户指定的阈值的顺 序操作实例进行计数。因此，测量连续操作的推出并报告等待时间超过预定义阈值的推出 的数量。在一个实施例中，使用专用计数器来测量慢引退限定，该专用计数器对没有引退 来自线程的的指令的周期计数。只要第一个操作引退，就将该计数器初始化为用户定义的 值。如果计数器因具体设计而对于特定的第二指令下溢或上溢，则将该第二指令视为具有 慢引退，即引退推出。作为采用递减计数器的设计的一个示例，如果用户希望对25个周期中推出多少 指令引退计数，则该计数器设为25的预定义值。如果它下溢，则认为推出第二指令的引退。 在递增计数器实现中，可以将用户定义的值初始化为0或负值。例如，将计数器初始化为0， 并递增计数到25的阈值。如果计数器上溢，则存在引退推出。在备选方式中，可以将递增计数器初始化为-25，并递增计数到0，这在确定计数器上溢时简化了逻辑比较。引退推出标记，即引退推出分布描绘与慢引退限定非常相似，引退推出标记限定具有超过某个阈值的引退推出的指令 或操作。但是，在此机制中，慢引退限定是对感兴趣的指令或操作的许多其他限定的其中之 一。其他限定可以包括针对该指令或操作发生的特定事件，例如第二级高速缓存未命中。在 逻辑上将这些限定组合，并且如果指令或操作满足指定的限定标准，则对该指令或操作计 数。注意，可以对限定器(qualifier)/事件进行逻辑运算或将它们组合，这在指定的机器 状态寄存器中是可以进行用户定义的。在另一个实施例中，基于一个或多个特定事件的排除来标记操作。如上所述，并行 执行可以掩蔽特定事件的实际影响。作为特定的示例，对第三级高速缓存的未命中可能矮 化对第二级高速缓存的未命中的影响。为了隔离对第二级高速缓存的未命中的影响，如果 特定操作导致对第二级高速缓存的未命中而未导致第三级高速缓存的未命中，则可以标记 该特定操作。换言之，从测量中排除对导致第三级高速缓存未命中的操作的测量。因此，该 标记包括在特定事件发生且至少第二事件未发生时选择操作。直接参考图7，其中图示使用标记机制来测量引退推出的实施例。在流程705中， 当特定事件发生和/或特定事件排除时标记操作。该操作将在能够实现并行执行的处理器 中执行。但是，该处理器还能够实现串行执行、推测执行和乱序执行。特定事件可以是上文论述的微处理器中的任何事件。在一个实施例中，事件是引 退事件时的基于事件的精确采样(precise event based sampling) (PEBS)。在PEBS中， 将操作(微操作或指令)标示(标记)为已遇到感兴趣的事件，例如高速缓存未命中。当 该操作引退时，引退逻辑注意到它被标记并执行特殊的动作。将指令的地址和体系结构状 态(例如标志和体系结构寄存器)保存在存储缓冲器中。在此情况中，将推出等待时间与 其他信息一起记录。程序执行可以在那些特殊动作之后继续，直到记录此类信息的存储缓 冲器(几乎)满为止。当存储缓冲器满(或高于用户指定的水位标)时，导致性能监视中 断，由此以信号告知用户应该读取该存储缓冲器。可以由硬件中的有限状态机、通过微代码 中的指令或二者的组合来管理对PEBS执行的动作。导致操作的标记的一些事件的特定示例包括高速缓存未命中、高速缓存访问、高 速缓存窥探、分支误预测、引退时锁定、硬件预提取、加载、存储、回写以及对转换缓冲器的 访问。标记包括选择操作来用于测量。注意还可以将这些事件选为排除的目标，即如果这 些事件的其中之一也与上文论述的特定事件同时发生，则可以不标记该操作。在流程710中标记或选择操作之后，确定操作的引退推出。如上所述，确定引退推 出可以是对引退中的延迟的实际测量，以及由于该特定事件而简单地将该操作作为一个延 迟的引退。在目标是实际测量引退的实施例中，计数器(例如用于慢引退限定的计数器)中 的阈值模数设为0，以使引退时的最终值为等于引退推出的正数。在一个实例中，初始化第 一计数器并基于第一计数器的初始化和存储寄存器的使用来确定引退推出。在此实例中， 将第一计数器的状态复制到另一个机器状态寄存器。当引退时，冻结该存储寄存器而不对 其更新。因此，该存储寄存器在软件读出它之前是稳定不变的。注意，测量推出是参考引退时的测量来引述的。但是，还可以在乱序机器中的其他
8有序阻塞(in-order choke)点处测量推出，例如提取存储器操作、将存储器操作解码、发出 存储器操作、将存储器操作分配到存储器排序缓冲器中以及存储器操作的全局可见性。总执行时间局部停止成本可能被并行执行的其他工作部分或完全地涵盖。捕捉区域性延迟的 引退推出也可能被测量引退推出时仍在进行中的工作或其他停止部分或完全地涵盖。如上 文论述的，图1中图示了涵盖引退推出的一种方式。给定操作的停止对程序的关键路径产 生的贡献的最终测量是由于该停止原因而发生的执行等待时间上的变化。对全局关键路径的平均增量贡献的一个指示是测量程序的整个执行或长时间追 踪(即长时间追踪执行监视)。这种方法涵盖了流水线中任何位置发生的对关键路径的 贡献，并将其他并行性可以涵盖局部延迟的因素纳入考虑。通过更改事件实例的数量(这 更改了执行时间)并计算将执行时间上的变化除以事件数量上的变化来导出增量贡献。 例如，如果增加高速缓存大小将高速缓存未命中的次数从100降低到90，并将执行时间从 2000降低到1600，则增量贡献是每次未命中(2000-1600)/(100-90) = 40周期。可以采用多种方式来实现此技术。第一，可以构造两个版本的微基准测试，一个采 用事件而另一个没有。第二，可以更改模拟器配置以引入或消除事件。在两种配置中对一 个或多个程序运行该模拟，并对每种情况记录事件的数量和总执行时间。最后，一些产品支 持硅去功能部件，例如收缩分支目标阵列的大小或更改策略。例如，这可以用于影响分支预 测率。如上所述，可以通过如下方式来进行确定微体系结构功能部件的贡献，即事件成 本(1)分析性估算；(2)来自性能监视器的持续时间计数；(3)由硬件性能监视器和由模 拟器测量的引退推出；以及(4)通过微基准测试、模拟和硅去功能部件测量的总执行时间。 但是，性能监视和确定对关键路径的贡献不限于上述方法的其中之一的正交实现，相反可 以利用任何组合来分析硅功能部件的事件对关键路径的贡献。特定事件的每个实例成本的示例为了评估多种事件的每个实例成本，采用了分析每个实例贡献部分中描述的一些 技术。当然，存在多种对追踪的全面CPI细分的贡献项(contributor)。选择了四个重要的 贡献项来演示每种描述的技术的效用。但是，对于每个事件，使用所有这些技术不总是可能 的或方便的。例如，性能监视持续时间计数对于关注的事件可能不可用。相似地，通过调整 模拟器中的大小或策略来扰乱执行可能不会影响事件发生的次数或更改特定追踪中的运 行时间。表1示出基于模拟执行的扰乱对这四个原因中的每个原因的估算成本的汇总，并 提供基于总体模拟结果的影响中的变化的指示。停止原因值(中间值)标准设备在 σ内测量方法分支误预测253585%禁用间接分支 预测器Ll数据高速缓存9692%使Ll高速缓存未命中大小力口倍L2数据高速缓存25715874%使L2高速缓存未命中大小力口倍表1 经验每个实例成本分支误预测分支误预测是应用程序降速的常见原因。它们迫使处理器流水线重新启动并抛弃 推测工作。分支预测器随着时间推移变得越来越准确。然而，随着更深且更宽的流水线，误 预测可能导致完成有用工作的机会大量丢失。
分析模拟执行HW引退推出模拟的引退推 出微基准测试3125尖峰位于36、 41、 473634表2 分支误预测的每个实例事件成本分支误预测成本的分析性测量是从正常地检测到分支误预测起，执行并返回到正 常地从追踪高速缓存提取指令的延迟(31)的周期数。分析视角测量机器前端中发生的实 际延迟。如果评估分支条件时因为资源争用或因为未解决的数据依赖(尤其是在该依赖 是对经受高速缓存未命中的加载的情况中)而存在任何延迟，则会增加该延迟。出于这些 原因，如微基准测试、HW引退推出和模拟的引退推出中可见到的，引退推出延迟可能在三十 多到四十多。表2中对应于HW引退推出示出三个值。这里使用的微基准测试具有含条件 分支且无存储器引用的循环体。具有36个周期延迟的分支比具有35个周期延迟的分支多 28%，具有40个周期延迟的分支比具有39个周期延迟的分支多27%，以及具有41个周期 的延迟的分支比具有40个周期延迟的分支多43 %。微基准测试接近地与分析模型匹配，因 为它们包含不多的并行工作，无需复杂的清除。但是，如图1所示，在指令106具有分支误预测的情况下，如果机器的后端中已经 有较早的引退推出，则前端中的延迟可能不会有影响。而且，较迟的高速缓存未命中可能因 远远更大的延迟而掩盖该分支对关键路径的贡献。其一个原因是，对总关键路径的平均贡 献远低于引退推出。已由禁用间接分支预测器得到对关键路径的模拟的总贡献，由此它就 可以仅预测最后一个目标。而且，在真实应用中，路径外(off-path)代码常常可以执行有 用的数据预提取和DTLB查询，这减少误预测的影响。最后，将一个误预测的处理与第二误 预测的处理重叠可以减少对总关键路径的平均贡献。从此论述来看，显然对关键路径的实际平均贡献可能与具体上下文高度相关，并 且引退推出可能高估每个实例成本。可以将例如 70%的缩放系数应用于冊测量的引退 推出以得到中等每个实例成本。注意此事件成本可能与特定微体系结构以及甚至相同微体
10系结构系列内的实现高度相关。第一级(Li)高速缓存未命中第一级高速缓存未命中是常发生的。乱序处理器设计为查找指令流中的独立工作 以使处理器保持繁忙，同时处理第二级高速缓存未命中。因此，局部Ll未命中成本(例如 引退推出)中仅小部分对总关键路径产生贡献。
权利要求
一种方法，包括在特定事件发生时标记操作，所述操作要在能够实现并行执行的处理器中执行；以及确定所述操作的引退推出。
2.如权利要求1所述的方法，其特征在于，所述标记操作包括在所述特定事件发生时 选择所述操作以进行采样。
3.如权利要求1所述的方法，其特征在于，所述标记操作包括在所述特定事件发生且 第二事件未发生时选择所述操作以进行采样。
4.如权利要求2所述的方法，其特征在于，所述特定事件选自高速缓存未命中、高速 缓存访问、高速缓存窥探、分支误预测、引退时锁定、硬件预提取、加载、存储、回写以及对转 换缓冲器的访问。
5.如权利要求2所述的方法，其特征在于，所述特定事件是引退事件时的基于事件的 精确采样。
6.如权利要求2所述的方法，其特征在于，所述确定所述操作的引退推出延迟包括当选择所述操作以进行采样时初始化第一计数器；基于所述第一计数器的初始化和存储寄存器的使用来确定所述引退推出。
7.如权利要求6所述的方法，其特征在于，所述第一计数器的初始化包括将所述第一 计数器设置为用户定义的值，以及其中存储寄存器的使用包括在利用所述第一计数器测量 所述引退推出时将所述第一计数器的状态复制到所述存储寄存器中，以便被读出来确定所 述引退推出。
8.一种设备，包括微处理器，所述微处理器包括第一模块，所述第一模块用于为用户级应用程序确定微体系结构功能部件的贡献；以及第二模块，所述第二模块用于在要执行所述用户级应用程序时，至少基于所述微体系 结构功能部件的贡献来调整所述微体系结构功能部件。
9.如权利要求8所述的设备，其特征在于，为用户级应用程序确定微体系结构功能部 件的贡献包括在启用所述微体系结构功能部件的情况下执行所述用户级应用程序；在禁用所述微体系结构功能部件的情况下执行所述用户级应用程序；以及基于启用所述功能部件的情况下所述用户级应用程序的执行与禁用所述功能部件的 情况下所述用户级应用程序的执行的比较，为所述用户级应用程序确定所述微体系结构功 能部件的贡献。
10.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件包括更改所 述微体系结构功能部件的大小，所述微体系结构功能部件选自指令高速缓存、数据高速缓 存、分支目标阵列、虚拟存储器表、以及寄存器文件。
11.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件包括禁用所 述微体系结构功能部件，所述微体系结构功能部件选自指令高速缓存、数据高速缓存、转 换表、后备缓冲器、分支预测单元、硬件预提取器以及执行单元。
12.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件还基于所述微体系结构功能部件所耗用的功率的量。
13.如权利要求11所述的设备，其特征在于，所述第二模块包括 具有与所述微体系结构功能部件关联的字段的寄存器，其中所述字段在被设置时将禁 用所述微体系结构功能部件；在所述功能部件被禁用时能增强所述功能部件的性能贡献的情况下，用于设置所述寄 存器中与所述微体系结构功能部件关联的字段的模块。
全文摘要
本文描述一种用于监视微体系结构的性能和基于监视的性能来调整微体系结构的方法和设备。通过模拟、分析性原因查找、引退推出测量、总执行时间和确定每个实例事件成本的其他方法来监视性能。基于每个实例事件成本，调整微体系结构和/或执行软件以增强性能。
文档编号G06F11/34GK101976218SQ201010553898
公开日2011年2月16日 申请日期2006年6月1日 优先权日2005年6月1日
发明者C·纽伯恩 申请人:英特尔公司