专利名称：基于余数系统的快速傅立叶变换系统的制作方法
技术领域：
本发明属于信号处理领域，具体地说，涉及用于通信及信号处理中的基于余数系统(RNS)的快速傅立叶变换(FFT)的实现结构。
背景技术：
傅立叶分析是信号处理中的基本方法之一，快速傅立叶变换是离散傅立叶变换 (DFT)的快速算法，它根据DFT的奇、偶、虚、实等特性对其算法进行改进获得的。1965年， Cooley和Tukey提出了计算离散傅里叶变换(DFT)的快速算法，将DFT的运算量减少了几个数量级。从此，对快速傅里叶变换(FFT)算法的研究便不断深入，根据对序列分解与选取方法的不同而产生了 FFT的多种算法，例如基2、基4、混合基算法等。虽然FFT并非新的傅立叶变换理论发现，但它的出现极大地推动了数字信号处理理论和数字系统的发展，在通信及信号处理设备中得到了广泛应用。随着现代通信和信号处理算法复杂度的日益提高，对诸如FFT的信号处理单元在速度和功耗上要求越来越高。然而，过去几十年来，VLSI电路性能的提升主要来自于集成度的不断提高。随着器件特征尺寸的减小和集成度的增加，将带来更加突出的信号和功率管理问题，功耗、速度和面积是未来VLSI设计中面临的重要问题，大规模的并行处理技术将是VLSI设计中的主要方法。传统的FFT运算单元的VLSI实现均基于二进制权重数值表征系统，其特点是成熟、简单，但随着处理位宽的增大，其基本运算单元——乘法器和加法器的复杂度增加，关键路径长度增加，从而降低了系统的工作频率。余数系统是一种并行数值表征系统，它利用几个互为质数的余数基可将FFT中基本的乘加运算划分为几个独立、并行的处理通道，以减小各处理通道的复杂度和关键路径长度。基于RNS的FFT运算在算法的最前端考虑系统的并行实现，它以改善单个运算单元的性能为目标，而非传统的以增加处理单元个数和规模来增强系统并行度。一个余数系统由一组给定的相互独立的余数基Irvrn2，…，mj确定，G⑶Ovmj)= l(i, j e {1,2,…，L}，i1]·)，其中GCD Ovmj)表示Hii和m」的最大公因子。对于整数X，其 RNS可表示为X= Ix1,X2，…，xj，其中XiS X对Hii的余数。例如，整数11用余数基为{3， 4,5}的RNS表示为{2，3，1}。对于基为In^m2, ···，％}的RNS所能表示的整数动态范围为
M= Oml令[0，M)范围内的整数a、b、c的RNS表示分别为Ia1, ει2，aL}, {b1 b2,…，
Z=I
ο
bL}和Ic1, c2,…，cj，根据高斯模运算准贝LSci =( 八印1110(^，则0 =仏八8>1)，其中 “ Δ ”表示力口、减及乘法运算。
发明内容
本发明的任务是提供一种基于余数系统的快速傅立叶变换(FFT)系统。该系统在传统的基于二进制系统的FFT结构上加以改进，即利用一个互质的多通道余数基，将FFT中的加法器、乘法器和存储器划分为几个相互独立运算的数据通道。—种基于余数系统的快速傅立叶变换系统，其特征在于，该系统包含映射模块，输出数据至余数系统(RNQ的余数系统转换器(B2R)，将二进制补码系统(TCS)的整数映射到余数系统(RNS)表示范围中，使在RNS中正负整数表示与TCS—致；基于RNS的多通道基X FFT运算单元，包含L个模Hii蝶形运算单元，用于存储计算中间结果和旋转因子的余数化的存储单元，RNS整数符号检测和数值缩放模块以及用于同旋转因子相乘的L个模Hli乘法器，该变换运算单元由余数系统的余数系统转换器获取数据，运算完成后输出数据至余数系统的二进制转化模块；解映射模块，将余数系统二进制转化模块R2B转换的结果映射到与二进制补码系统TCS —致的整数表示范围内，使在余数系统中正负整数表示与二进制补码系统TCS —致。本发明通过特定的余数基，将传统的基于二进制补码数值表征系统的快速傅立叶变换的运算和存储单元划分为多个并行独立的数据通道，以减小系统复杂度和关键路径时延。
图1是基于RNS的FFT运算实现结构视图。图2是基于RNS的基X FFT运算单元视图。图3是TCS到RNS动态范围映射模块视图。图4是RNS到TCS解映射模块视图。图5是按照本发明实施例配置的基于RNS的2048点FFT视图。图6是按照本发明实施例配置的二进制系统到余数系统转换模块视图。图7是按照本发明实施例配置的余数系统到二进制系统转换模块视图。图8是按照本发明实施例配置的基2FFT运算单元视图。图9是按照本发明实施例配置的基2FFT运算中的蝶形运算单元视图。图10是按照本发明实施例配置的复数模乘法器视图。图11是按照本发明实施例配置的基4FFT运算单元视图。
具体实施例方式本发明是一种用于数字系统的FFT运算的装置和方法。本发明可在通信信号处理、雷达、多媒体等系统中应用。图1示出了基于RNS的FFT运算实现结构。由于在同等位宽下，RNS的动态范围、有符号数表示范围与传统的二进制补码系统(TCS)不同，映射模块101完成两者的动态范围映射，使得RNS和TCS的正负数表示在数值上保持一致。二进制到余数系统转换器(B2R)102 将映射后的整数转换到余数系统，其基本操作为用映射后的整数对各余数基进行模运算， 取余数作为各通道的运算数据。在B2R模块中所采用的余数基个数决定了基于RNS的基X FFT运算单元103的独立运算通道个数，每个独立运算通道均由模加法器、模乘法器、存储器和控制逻辑构成。103的基X运算与采用的FFT运算分解算法有关。例如在本实施例中，实现2048点FFT运算，则需要完成1级基2运算和5级基4 运算。余数系统的二进制转换模块(R2B)104将103的计算结果转换为二进制整数，解映射模块105根据RNS的有符号数表示范围进行调整使之与TCS相同。本发明给出了 2048的基于RNS的FFT设计实例，采用的余数基为{128，127，63}， 并采用了混合基分解算法，一个N点DFT运算可表示为
权利要求
1.一种基于余数系统的快速傅立叶变换系统，余数基为Iivm2,…，mj，其特征在于， 该系统包含映射模块，输出数据至余数系统转换器，将二进制补码系统的整数映射到余数系统表示范围中，使在余数系统中正负整数表示与二进制补码系统一致；基于余数系统的多通道基X快速傅立叶变换运算单元，包含L个模Hli蝶形运算单元， 用于存储计算中间结果和旋转因子的余数化的存储单元，余数系统整数符号检测和数值缩放模块以及用于同旋转因子相乘的L个模Hli乘法器，该变换运算单元由余数系统的余数系统转换器获取数据，运算完成后输出数据至余数系统的二进制转化模块；解映射模块，将余数系统二进制转化模块转换的结果映射到与二进制补码系统一致的整数表示范围内，使在余数系统中正负整数表示与二进制补码系统一致。
2.根据权利要求1所述的基于余数系统的快速傅立叶变换系统，其特征在于，余数系统转换器中所采用的余数基个数决定了基于余数系统的基X快速傅立叶变换运算单元的独立运算通道个数，每个独立运算通道均由模加法器、模乘法器、存储器和控制逻辑构成， 其乘法器、加法器和存储通道按特定的余数基Im1, m2,…，mL}将其划分为L个独立计算的余数通道，各通道运算的基本操作为模加法和模乘法运算。
3.如权利要求1所述的基于余数系统的快速傅立叶变换系统，其特征在于根据所选择的余数基IiVm2,…，mj的动态范围M，若输入二进制整数为负数，则将输入加M作为映射结果，否则直接将输入作为映射结果，使之在进行B2R转换前余数系统的正负整数表示与二进制补码系统正负整数表示范围一致。
4.如权利要求1所述的基于余数系统的快速傅立叶变换系统，其特征在于根据所选择的余数基IiVm2,…，mj的动态范围M，若输入的余数系统整数为负数，则输入减去M作为解映射结果，否则直接将输入作为解映射结果，使之在进行R2B转换后二进制补码系统的正负整数表示与余数系统正负整数表示范围一致。
5.如权利要求1所述的基于余数系统的快速傅立叶变换系统，其特征在于，该系统是一个2048点快速傅立叶变换运算，由基于余数系统的1级基2快速傅立叶变换运算和5级基4快速傅立叶变换运算单元构成，余数基为{128，127，63}。
6.如权利要求5所述的基于余数系统的快速傅立叶变换系统，其特征在于按照所选择的余数基{128，127，63}将传统快速傅立叶变换运算单元中的基于二进制补码数值表征系统的复数乘法器划分为L通道的复数模乘法器。
7.如权利要求5所述的基于余数系统的快速傅立叶变换系统，其特征在于按照所选择的余数基{128，127，63}将传统快速傅立叶变换运算单元中的基于二进制补码数值表征系统的加法器划分为L通道的模加法器。
8.如权利要求7所述的基于余数系统的快速傅立叶变换系统，其特征在于一个复数模乘法器由4个普通模乘法器、1个模加法器和1个模减法器构成。
9.如权利要求5所述的基于余数系统的快速傅立叶变换系统，其特征在于在特定余数基{128，127，63}下通过余数系统符号检测模块确定余数系统所表示整数的正负特性，若为负数则输出逻辑“ 1 ”，否则输出逻辑“ 0 ”。
10.如权利要求5所述的基于余数系统的快速傅立叶变换系统，其特征在于在特定余数基{128，127，63}下结合余数系统整数的符号特性，对余数系统整数进行2的幂次方常数除法，即数值缩放。
全文摘要
本发明公开了一种基于余数系统的快速傅立叶变换系统，其通过特定的余数基，将传统的基于二进制补码数值表征系统的快速傅立叶变换的运算和存储单元划分为多个并行独立的数据通道，以减小系统复杂度和关键路径时延。基于此，本发明公开的基于余数系统的FFT运算结构包括映射与解映射模块、余数系统与二进制系统转换模块、基于余数系统的基X的FFT运算单元，以及用于RNS整数的符号检测和数值缩放模块。基于该原理，本发明以2048点FFT为例设计了其基于余数系统的实现结构。
文档编号G06F17/14GK102184160SQ201110129738
公开日2011年9月14日 申请日期2011年5月18日 优先权日2011年5月18日
发明者叶燕龙, 胡剑浩, 马上 申请人:电子科技大学