专利名称：一种龙芯cpu的smp功能展示的设备的制作方法
技术领域：
本实用新型涉及龙芯主板功能展示，具体来说，涉及一种龙芯CPU的SMP功能展示的设备。
背景技术：
在目前市场销售及实际使用中的主板基本上都是X86架构的，使用的BIOS程序都是采购的二进制程序，无法定制多核CPU的配置。而基于MIPS架构龙芯CPU研发的刀片及主板等使用了完全具有源代码的BIOS程序和Linux内核程序，并且刀片及主板是双路的。另外，X86架构与MIPS架构本身就有很大不同。所以，在CPU初始化、SMP功能实现上等方面存在差异，也就不难理解了。
实用新型内容为解决基于龙芯CPU刀片的SMP功能各种方式的配置和展示。本实用新型提供了一种龙芯CPU的SMP功能展示的设备。一种龙芯CPU的SMP功能展示的设备，包括主CPU，从CPU和主板跳线帽，其中，所述主CPU为多核心CPU中的一个核心，从CPU为除主CPU的其余核心，龙芯CPU之间通过HT 总线相连接，0号龙芯CPU与北桥芯片相连接，跳线帽通过主板电路与北桥芯片相连接。优选的，所述龙芯CPU个数为2个，每个龙芯CPU包含4个核心。优选的，在单路情况下，必须有一个CPU核心为主核心。优选的，在双路情况下，必须在0号CPU上选定主核心。较优选的，所述0号CPU为通过HT总线与南北桥相连接的CPU。优选的，所述龙芯CPU每个核心包含一个寄存器用以存储处理器号。较优选的，寄存器的低两位表示CPU核心号，高两位表示CPU号。优选的，关闭所述龙芯CPU内核是屏蔽其中断缓存寄存器，使其循环等待。通过本实用新型提供的的设备，可以非常清楚地了解SMP工作原理及配置方法。
图1是本发明系统结构图具体实施方式
每个龙芯CPU包含了四个核，这四个核即可以做为AP CPU，也可以作为BSP CPU。 每个核都可以通过程序进行屏蔽设置，但在单路情况下，必须有一个核作为BSP CPU ；在双路情况下，必须在0号CPU上有一个核作为BSP CPU。否则，每个核或者被屏蔽，或者循环等待BSP CPU唤醒，BIOS程序就无法继续执行了。通过对刀片及主板使用的BIOS、Linux内核程序进行设置，可以实现单CPU 1、2、3、4核功能，双CPU 1、2、3、4、5、6、7、8核功能。通过在BIOS中进行CPU号和核号的检测，可以控制CPU内部需要启动的核的位置和数量。每个核内部的0号协处理器中包含的EBase寄存器在多核系统中，用于指明处理器号。寄存器的最低两位，即0和1位表示CPU的核号，寄存器的2和3位表示CPU号。这样，通过此寄存器，不仅可以确定此核处在哪个CPU中，也可以确定在此CPU中，CPU为此核分配的核号。在单路情况下，此CPU无疑应该做为0号CPU。在双路情况下，通过HT总线连接南北桥芯片的CPU无疑应该做为0号CPU，另一个与此CPU相连的CPU应该作为1号 CPU。 可以在主板上通过跳帽的方式在CPU外部进行相应的设置。如果决定不启动某个核，则可以让此核一直在BIOS循环运行，不再运行其他功能程序。如果决定启动此核， 则可以让此核循环检测处理器核间中断缓存寄存器，当此寄存器为零时，此核在BIOS循环等待；当Linux内核中SMP功能代码决定启动此核时，会对此寄存器进行设置，这样此核在 BIOS中退出循环等待，继续执行其它的功能。Linux内核中的SMP功能代码对核间中断缓存寄存器设置了什么内容，使这些循环等待的CPU又可以正常工作了呢？ SMP功能代码通过寄存器向每个核传递了四个参数，第一个参数为核退出循环后即将执行的函数首地址； 第二个参数为sp首地址，用于初始化sp寄存器；第三个参数为gp首地址，用于初始化gp 寄存器；第四个参数为即将执行的函数所需参数首地址，用于初始化al寄存器。这样，当这四个参数分别存储到相应的寄存器后，就可以使用跳转指令去执行其它的功能了。
权利要求1.一种龙芯CPU的SMP功能展示的设备，其特征在于包括主CPU，从CPU和主板跳线帽，其中，所述主CPU为多核心CPU中的一个核心，从CPU为除主CPU的其余核心，龙芯CPU 之间通过HT总线相连接，0号龙芯CPU与北桥芯片相连接，跳线帽通过主板电路与北桥芯片相连接。
2.如权利要求1所述的设备，其特征在于所述龙芯CPU个数为2个，每个龙芯CPU包含4个核心。
3.如权利要求1所述的设备，其特征在于在单路情况下，必须有一个CPU核心为主核心。
4.如权利要求1所述的设备，其特征在于在双路情况下，必须在0号CPU上选定主核心。
5.如权利要求4所述的设备，其特征在于所述0号CPU为通过HT总线与南北桥相连接的CPU。
6.如权利要求1所述的设备，其特征在于所述龙芯CPU每个核心包含一个寄存器用以存储处理器号。
7.如权利要求6所述的设备，其特征在于寄存器的低两位表示CPU核心号，高两位表示CPU号。
8.如权利要求1所述的设备，其特征在于关闭所述龙芯CPU内核是屏蔽其中断缓存寄存器，使其循环等待。
专利摘要本实用新型提供了一种龙芯CPU的SMP功能展示的设备，包括主CPU，从CPU和主板跳线帽，其中，所述主CPU为多核心CPU中的一个核心，从CPU为除主CPU的其余核心，龙芯CPU之间通过HT总线相连接，0号龙芯CPU与北桥芯片相连接，跳线帽通过主板电路与北桥芯片相连接。通过本实用新型提供的设备，可以非常清楚地了解SMP工作原理及配置方法。
文档编号G06F1/16GK202126650SQ20112023704
公开日2012年1月25日 申请日期2011年7月7日 优先权日2011年7月7日
发明者刘新春, 尹宁宁, 李丰旺, 李永成, 杨晓君, 邵宗有, 郑臣明 申请人:曙光信息产业股份有限公司