专利名称：一种多颗龙芯3号系列cpu互联的装置的制作方法
技术领域：
本实用新型涉及CPU互联技术，具体提供了一种实现多颗龙芯3号系列CPU互联的装置。
背景技术：
龙芯3 号系列 CPU 和 AMD X86 CPU—样都具有 HT bus (Hyper Transport)，但区别是AMD目前主流的G34架构的CPU有4个16位的HT bus,而龙芯CPU只有2个16位的HT bus。AMD CPU实现两路和四路CPU互联架构如图1所示。目前龙芯3号CPU已知的互联方案只有两路和四路互联架构，更多龙芯CPU互联的架构方案没有。图2描述了龙芯3号CPU目前已有的两路和四路互联架构方案。对于图1和图2可以看出龙芯3号CPU互联方案的不足龙芯3号CPU为了实现四路龙芯CPU的互联，采取了把1个16位HT bus拆分成2 个8位的HT bus的方法来实现，对比AMD四路CPU互联的方案可以看出有两方面的不足； 一个是每个HT bus位宽是AMD的1/2 ；另一个不足是各CPU互联之间少一个HT bus。另一方面，目前多颗龙芯3号CPU互联方案最多解决了 4个CPU之间的互联，即图2所示，更多 CPU之间的互联方案目前还没有。
实用新型内容为解决四路龙芯CPU互联，HT bus由16位变为8位，信号带宽变为1/2 ；以及目前 4个CPU的互联，本实用新型设计采用FPGA (Field Programmable Gate Array，即现场可编程门阵列)芯片互联各个龙芯CPU。一种多颗龙芯3号系列CPU互联的装置，该装置包括DDR2内存，龙芯CPU，北桥芯片，FPGA芯片；所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA 芯片相连接；所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。优选的，所述装置可以同时连接1-16个龙芯CPU。优选的，所述龙芯CPU与所述DDR2内存可以组成一个龙芯CPU子卡。优选的，该装置可以设置插槽连接龙芯子卡。本实用新型可以灵活的选择CPU的个数，在性能要求较低的情况下可以插入较少的CPU子卡，而在要求性能较高的情况下，插入较多的CPU子卡，节省电能成本。节约了设计成本和时间，设计较为简单。
图1是AMD G34架构CPU的互联架构图2是目前龙芯3号CPU已有的互联方案[0016]图3是本实用新型多颗龙芯CPU互联方案1图4是本实用新型多颗龙芯CPU互联方案2图5是本实用新型改进架构图6是龙芯CPU子卡
具体实施方式
本实用新型设计采用FPGA (Field Programmable Gate Array，即现场可编程门阵列)芯片互联各个龙芯CPU，如图3和图4所示。FPGA具有非常灵活的在线编程特点，能反复的修改代码，能模拟出目前常见的IO接口，包括HT bus接口。每个龙芯CPU通过16位的HT bus和FPGA互联，解决了其他方案中CPU的带宽只能是8位的问题。而且根据使用FPGA规模的大小决定龙芯CPU互联的个数，目前一般中等规模大小的FPGA能连接8个以上的龙芯CPU。FPGA的功能类似于一个具有多个HT bus接口的交换芯片，用来接收、发送和交换各个龙芯CPU的信息。龙芯3号CPU内存通过自带的内存控制器与DDR2内存连接，图3和图4是两种不同的解决方案，一种是把chipsets连接在龙芯CPUO上，另一种方案是把chipsets也和龙芯CPU —样连接在FPGA上。两种方案的不同是方案2比方案1被chipsets多占了一个HT bus 接口。本实用新型在基于图3和图4的基础上又进一步设计了能灵活配置CPU个数的一种方法，而且能够节省成本。此设计的架构如图5所示，把原先与FPGA直接相连的CPU换成一个槽(slot)，而把CPU单独设计成一个子卡，如图6所示。
权利要求1.一种多颗龙芯3号系列CPU互联的装置，其特征在于该装置包括DDR2内存，龙芯 CPU，北桥芯片，FPGA芯片；所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA芯片相连接；所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。
2.如权利要求1所述的装置，其特征在于所述装置可以同时连接1-16个龙芯CPU。
3.如权利要求1所述的装置，其特征在于所述龙芯CPU与所述DDR2内存可以组成一个龙芯CPU子卡。
4.如权利要求1所述的装置，其特征在于该装置可以设置插槽连接龙芯子卡。
专利摘要本实用新型提供了一种多颗龙芯3号系列CPU互联的装置，该装置包括DDR2内存，龙芯CPU，北桥芯片，FPGA芯片；所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA芯片相连接；所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。本实用新型可以灵活的选择CPU的个数，在性能要求较低的情况下可以插入较少的CPU子卡，而在要求性能较高的情况下，插入较多的CPU子卡，节省电能成本。节约了设计成本和时间，设计较为简单。
文档编号G06F1/16GK202093427SQ20112015613
公开日2011年12月28日 申请日期2011年5月16日 优先权日2011年5月16日
发明者刘新春, 尹宁宁, 李丰旺, 李永成, 杨晓君, 邵宗有, 郑臣明 申请人:曙光信息产业股份有限公司